期刊文献+
共找到221篇文章
< 1 2 12 >
每页显示 20 50 100
112 Gb/s SerDes电路关键技术综述
1
作者 董春雷 赵博 +2 位作者 吕平 李沛杰 张霞 《集成电路与嵌入式系统》 2025年第10期47-54,共8页
高速SerDes速率已从56 Gb/s发展到112 Gb/s甚至更高,如何在超高速率下保持信号的完整性,同时实现功耗、可靠性、灵活性和成本效益之间的平衡,是当前研究的热点。基于当前主流的模/数转换和数字信号处理架构,从发送器、接收器、时钟结构... 高速SerDes速率已从56 Gb/s发展到112 Gb/s甚至更高,如何在超高速率下保持信号的完整性,同时实现功耗、可靠性、灵活性和成本效益之间的平衡,是当前研究的热点。基于当前主流的模/数转换和数字信号处理架构,从发送器、接收器、时钟结构及低功耗技术四个方面深入探讨了112 Gb/s SerDes相关关键技术的最新研究进展,并对未来的研究方向进行了展望。 展开更多
关键词 112 Gb/s serdes 发送器 接收器 均衡
在线阅读 下载PDF
一种高速SerDes接收端浮动抽头DFE
2
作者 孙浩译 赵宏亮 +2 位作者 刘雯 苗玉方 刘珂 《半导体技术》 北大核心 2025年第9期922-928,共7页
为解决高速通信中背板信道的各种非理想因素对高速串行器/解串器(SerDes)中数据传输产生的码间干扰(ISI)问题,基于28 nm CMOS工艺设计了一款固定抽头与浮动抽头结构相结合的判决反馈均衡器(DFE)电路。固定抽头采用半速率预处理结构,对... 为解决高速通信中背板信道的各种非理想因素对高速串行器/解串器(SerDes)中数据传输产生的码间干扰(ISI)问题,基于28 nm CMOS工艺设计了一款固定抽头与浮动抽头结构相结合的判决反馈均衡器(DFE)电路。固定抽头采用半速率预处理结构,对数据均衡的同时满足高速数据传输中关键路径的时序要求。浮动抽头中使用多路数据选择器对最佳抽头位置进行选择,以消除远离主标分量处的码间干扰。接收器版图面积为554.3μm×508.6μm,该DFE在最高12.5 Gbit/s的传输速率下,可实现信道衰减为23.024 dB的数据均衡,均衡后的眼图水平张开度可达0.88 UI。测试结果表明,误码率(BER)小于10^(-12),集成误码率测试仪(IBERT)测试眼图水平张开度为0.55 UI。 展开更多
关键词 串行器/解串器(serdes) 判决反馈均衡器(DFE) 浮动抽头 固定抽头 接收器
原文传递
基于查找表均衡的高速SerDes发送端设计 被引量:1
3
作者 陶保明 张春茗 +1 位作者 任一凡 戢小亮 《半导体技术》 北大核心 2025年第5期488-496,共9页
为使高速串行器/解串器(SerDes)发送端具有更大的均衡灵活性,采用UMC 28nm CMOS工艺设计了一种基于数字信号处理(DSP)-数模转换器(DAC)结构的高速SerDes发送端。通过将发送端中前馈均衡功能以查找表(LUT)形式集成至DSP中,灵活解决了信... 为使高速串行器/解串器(SerDes)发送端具有更大的均衡灵活性,采用UMC 28nm CMOS工艺设计了一种基于数字信号处理(DSP)-数模转换器(DAC)结构的高速SerDes发送端。通过将发送端中前馈均衡功能以查找表(LUT)形式集成至DSP中,灵活解决了信道高频损耗严重和信号完整性问题,并简化了全定制电路设计的复杂度;其主体结构包括DSP、温度编码器、重定时器、32:4多路复用器(MUX)、1 UI脉冲发生器+4:1 MUX、源串联端接(SST)型DAC驱动器。仿真结果显示:在1.05 V工作电压且信道衰减为12 dB@16 GHz条件下,发送端输出32 Gbit/s NRZ信号眼高为258 mV,眼宽为0.75UI;输出64 Gbit/s PAM4信号眼高为64 mV,眼宽为0.40 UI;版图面积为0.116 mm^(2),电路功耗为57.42 mW,获得了良好的均衡性能。 展开更多
关键词 数字信号处理(DSP) 前馈均衡 串行器/解串器(serdes) 源串联端接(SST)驱动器 数模转换器(DAC)
原文传递
基于FPGA高速Serdes接口的收发模块握手协议设计 被引量:3
4
作者 刘正强 洪徐健 孙卫红 《电子科技》 2025年第3期82-87,共6页
为提升FPGA(Field Programmable Gate Array)高速Serdes通讯稳定性,实时监控其通讯状态,文中设计了一种基于K码控制字符的通讯协议。创建标志用户数据帧起始的动态SOF(Start of Frame)和标志结束的静态EOF(End of Frame)两种K码控制字符... 为提升FPGA(Field Programmable Gate Array)高速Serdes通讯稳定性,实时监控其通讯状态,文中设计了一种基于K码控制字符的通讯协议。创建标志用户数据帧起始的动态SOF(Start of Frame)和标志结束的静态EOF(End of Frame)两种K码控制字符,有利于通讯的连续性检测。创建TLINK(Transmit Link)、BLINK(Back Link)的K码控制字符,其中TLINK控制字符在Serdes的发送端进行定期发送,接收端收到TLINK控制字符后,控制本方的Serdes发送端优先输出BLINK控制字符进行应答,以建立通讯双方之间的握手关系,有利于通讯的超时和状态检测。校验独立于SOF、EOF之间的用户数据,进行CRC32(Cyclic Redundancy Check32)计算,有利于通讯的误码检测。实验结果表明,该协议可实现对Serdes链路的丢帧数量、误码数量、超时数量及通讯断开时长进行准确监控,最小时间精度为10μs。 展开更多
关键词 FPGA serdes 收发模块 K码 握手协议 通讯监控SOF EOF
在线阅读 下载PDF
适用于高速SerDes系统的新型CTLE设计
5
作者 张莹 刘珂 刘兴辉 《电子设计工程》 2025年第9期62-67,共6页
在高速SerDes系统中,随着数据传输速率越来越高,信道对数据高频分量的衰减越来越严重。为解决传统连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)高频补偿能力欠缺和无法适应不同信道衰减的问题,该文在传统CTLE的基础上,... 在高速SerDes系统中,随着数据传输速率越来越高,信道对数据高频分量的衰减越来越严重。为解决传统连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)高频补偿能力欠缺和无法适应不同信道衰减的问题,该文在传统CTLE的基础上,级联低频均衡器,该均衡器采用双路源极负反馈电阻电容差分结构,对低频信号实现补偿的同时,通过源极负反馈电阻和电容引入了一对零极点,可实现对高频信号的二次补偿;同时,该CTLE的源极负反馈电阻电容可调,可实现零极点位置改变,产生不同的增益补偿,达到适应不同信道衰减的目的。在TSMC 28 nm CMOS工艺下,该CTLE在数据传输速率12.5 Gbps下高频补偿最高达20.5 dB,均衡范围为15.4~20.5 dB,眼图的平均张开度可达到0.92 UI。 展开更多
关键词 高速serdes 连续时间线性均衡器 高频补偿 低频补偿 眼图
在线阅读 下载PDF
A 112 Gbps DSP-based PAM4 SerDes receiver with a wide band equalization tuning AFE in 7 nm FinFET 被引量:1
6
作者 Huanan Guo Yufeng Yao +1 位作者 Jiazhen Ni Xiang Gao 《Journal of Semiconductors》 2025年第6期44-52,共9页
In DSP-based SerDes application,it is essential for AFE to implement a pre-ADC equalization to provide a better sig-nal for ADC and DSP.To meet the various equalization requirements of different channel and transmitte... In DSP-based SerDes application,it is essential for AFE to implement a pre-ADC equalization to provide a better sig-nal for ADC and DSP.To meet the various equalization requirements of different channel and transmitter configurations,this paper presents a 112 Gbps DSP-Based PAM4 SerDes receiver with a wide band equalization tuning AFE.The AFE is realized by implementing source degeneration transconductance,feedforward high-pass branch and inductive feedback peaking TIA.The AFE offers a flexible equalization gain tuning of up to 17.5 dB at Nyquist frequency without affecting the DC gain.With the pro-posed AFE,the receiver demonstrates eye opening after digital FIR equalization and achieves 6×10^(-9) BER with a 29.6 dB inser-tion loss channel. 展开更多
关键词 AFE 112Gbps serdes receiver wide band equalization
在线阅读 下载PDF
高速SerDes接口自动测试方法设计与实现 被引量:1
7
作者 党谦谦 舒鹏飞 苏敏 《电子制作》 2025年第1期55-57,共3页
随着高速信息时代的快速发展,高速SerDes接口逐渐成为产品的主要通信接口。传统的测试方法操作复杂,测试效率低,不能满足产品批量生产的测试需求。为了提高高速SerDes接口的测试效率,提出了一种高速SerDes接口自动测试方法。上位机下发... 随着高速信息时代的快速发展,高速SerDes接口逐渐成为产品的主要通信接口。传统的测试方法操作复杂,测试效率低,不能满足产品批量生产的测试需求。为了提高高速SerDes接口的测试效率,提出了一种高速SerDes接口自动测试方法。上位机下发控制指令配置SerDes接口的测试模式。SerDes接口的发送和接收端进行回环测试。上位机通过回读SerDes接口接收端的误码个数,判断SerDes接口的测试结果。高速SerDes接口的自动测试有效地提高了测试效率,降低测试成本。工程实践证明了该方法的测试有效性。 展开更多
关键词 高速serdes接口 自动测试 测试效率 误码个数
在线阅读 下载PDF
一种应用于25Gbps SERDES的幅度增强型发送器电路
8
作者 唐重林 《中国集成电路》 2025年第4期49-54,共6页
基于28nm CMOS工艺,设计实现了速率可达25Gbps的新型发送器电路,该电路由高速并串转换电路及去加重电路,预驱动器电路,信号驱动器,幅度增强电路组成。采用该种电路设计,解决了深亚微米CMOS工艺核心电源电压低而导致高速串行数据接口(SER... 基于28nm CMOS工艺,设计实现了速率可达25Gbps的新型发送器电路,该电路由高速并串转换电路及去加重电路,预驱动器电路,信号驱动器,幅度增强电路组成。采用该种电路设计,解决了深亚微米CMOS工艺核心电源电压低而导致高速串行数据接口(SERDES)输出信号幅度受限的问题,增强了驱动能力。该设计避免采用高压输入/输出(I/O)器件作为驱动级,而是采用低压核心(Core)器件和高压IO器件组合的方式来设计驱动器电路,配合电感匹配网络拓展带宽。通过幅度增强技术和去加重均衡技术组合,使驱动器的输出能力进一步提升。本设计的发送器电路在工艺、电压、温度(PVT)条件下串行速率达到25Gbps,确定性抖动DJ小于0.05UI。 展开更多
关键词 高速 串行发送器 幅度增强 serdes
在线阅读 下载PDF
SerDes 链路协同仿真与无源链路优化设计
9
作者 杜审言 付雷雷 《电子技术应用》 2025年第1期25-28,共4页
随着SerDes链路信号传输速率的提升,信道链路经过芯片封装和印刷电路板过孔、AC电容和连接器等,会导致信号完整性(Signal Integrity,SI)挑战进一步增大。提出基于SerDes 32 Gbps-NRZ信道传输系统,优化无源信道中的BGA过孔、AC耦合电容... 随着SerDes链路信号传输速率的提升,信道链路经过芯片封装和印刷电路板过孔、AC电容和连接器等,会导致信号完整性(Signal Integrity,SI)挑战进一步增大。提出基于SerDes 32 Gbps-NRZ信道传输系统,优化无源信道中的BGA过孔、AC耦合电容焊盘、FMC连接器(FPGA Mezzanine Card Connector)处Pin脚设计,提升了通道阻抗的一致性,建立了更为准确的无源链路通道模型,并结合芯片有源IBIS-AMI模型,对比分析优化前后链路信道对眼图的影响,保证了32 Gbps-NRZ高速信号的稳定传输。 展开更多
关键词 serdes 无源链路分析 眼图仿真 IBIS-AMI模型
在线阅读 下载PDF
SerDes技术在车载多媒体系统中的应用
10
作者 董冰玲 《汽车与新动力》 2025年第3期5-8,共4页
为提升车载多媒体系统的数据传输效率和可靠性,研究了基于串行器/解串器(SerDes)技术的链路设计与优化方法,重点分析其时钟恢复、均衡技术、功耗优化及抗干扰措施。验证结果表明,SerDes技术能够有效提升传输速率、降低功耗并增强抗干扰... 为提升车载多媒体系统的数据传输效率和可靠性,研究了基于串行器/解串器(SerDes)技术的链路设计与优化方法,重点分析其时钟恢复、均衡技术、功耗优化及抗干扰措施。验证结果表明,SerDes技术能够有效提升传输速率、降低功耗并增强抗干扰能力,可满足车载复杂环境下多媒体系统的高可靠性需求。研究结果可为高性能车载多媒体系统的开发提供技术支撑。 展开更多
关键词 车载多媒体 serdes技术 数据传输 均衡技术
在线阅读 下载PDF
FPGA内嵌SerDes测试设计与验证
11
作者 马勇 刘立恩 +1 位作者 林晓会 张少华 《电子质量》 2025年第4期74-77,共4页
针对现场可编程逻辑门阵列(FPGA)内嵌SerDes测试设计难、量产测试覆盖率低等问题,通过环回测试理论和量产测试配置方式,提出了一种基于集成电路自动测试设备(ATE)的FPGA内嵌SerDes测试方法。通过典型代表器件完成了测试设计、仿真、测... 针对现场可编程逻辑门阵列(FPGA)内嵌SerDes测试设计难、量产测试覆盖率低等问题,通过环回测试理论和量产测试配置方式,提出了一种基于集成电路自动测试设备(ATE)的FPGA内嵌SerDes测试方法。通过典型代表器件完成了测试设计、仿真、测试配置和测试验证,实现了最高12.5 Gbps速率测试、8 B/10 B编码测试和K28.5码测试的量产方法验证,为高密度FPGA SerDes接口的量产测试提供了可复用的技术框架。 展开更多
关键词 现场可编程逻辑门阵列 serdes测试 环回模式 自动测试设备 测试验证
在线阅读 下载PDF
高速SERDES接口的关键电路设计研究
12
作者 彭新朝 《消费电子》 2025年第20期266-268,共3页
文章针对56 Gbps至112 Gbps高速SERDES接口在时钟恢复精度与信号完整性方面的关键问题,重点研究接收链路中自适应均衡、双环路时钟数据恢复(Clock and Data Recovery,CDR)及多相位时钟选择等核心电路。通过设计混合均衡结构以补偿信道损... 文章针对56 Gbps至112 Gbps高速SERDES接口在时钟恢复精度与信号完整性方面的关键问题,重点研究接收链路中自适应均衡、双环路时钟数据恢复(Clock and Data Recovery,CDR)及多相位时钟选择等核心电路。通过设计混合均衡结构以补偿信道损耗,采用双环路CDR协同多相位选择策略提升时钟抖动抑制能力,实现了亚单位间隔级时序控制。研究结果表明,所提出的电路结构在高速率下能有效降低误码率,显著提升系统传输可靠性。 展开更多
关键词 高速serdes接口 关键电路设计 双环路CDR架构
在线阅读 下载PDF
56 Gbit/s低功耗分数间隔FFE PAM4 SerDes发射机设计 被引量:2
13
作者 王新武 张长春 +1 位作者 张翼 王静 《微电子学》 CAS 北大核心 2024年第2期235-242,共8页
采用65 nm CMOS工艺设计了一款用于高速芯片互联的四电平脉冲幅度调制(PAM4) SerDes发射机。该发射机主要由最高有效位通道和最低有效位通道、时钟产生路径、前馈均衡模块、接口驱动电路等构成。采用一种无锁存的并串转换技术,以降低功... 采用65 nm CMOS工艺设计了一款用于高速芯片互联的四电平脉冲幅度调制(PAM4) SerDes发射机。该发射机主要由最高有效位通道和最低有效位通道、时钟产生路径、前馈均衡模块、接口驱动电路等构成。采用一种无锁存的并串转换技术,以降低功耗;采用一种分数型前馈均衡技术,获得了超出奈奎斯特频率点的频率补偿峰值,从而扩展频率补偿范围,使输出信号能更好地适应信道。此外,采用带预充电结构的4∶1并串转换器,减小电荷共享效应对电路的影响。仿真结果表明,在1 V电源电压下,整体电路能实现56 Gbit/s PAM4输出信号,输出眼图清晰,且获得电平失配率为93.1%的高线性度,输出摆幅达到480 mV,功耗为75 mW。 展开更多
关键词 四电平脉冲幅度调制 无锁存并串转换 分数型前馈均衡 高线性度 serdes
原文传递
一种集成DFE和CDR的56 Gbit/s PAM-4 SerDes接收机设计 被引量:1
14
作者 郭嘉乐 张长春 +1 位作者 张翼 王静 《微电子学》 CAS 北大核心 2024年第3期450-457,共8页
基于65 nm CMOS工艺设计了一款1/4速率56 Gbit/s PAM-4 SerDes接收机,该接收机集成了可变增益放大、连续时间线性均衡(CTLE)、判决反馈均衡(DFE)、自适应阈值电压跟踪和无参考时钟数据恢复(CDR)等电路。可变增益放大技术被用来对接收信... 基于65 nm CMOS工艺设计了一款1/4速率56 Gbit/s PAM-4 SerDes接收机,该接收机集成了可变增益放大、连续时间线性均衡(CTLE)、判决反馈均衡(DFE)、自适应阈值电压跟踪和无参考时钟数据恢复(CDR)等电路。可变增益放大技术被用来对接收信号进行幅度调节;CTLE和2抽头DFE被用来进行信道畸变补偿;自适应阈值电压跟踪技术用来确定最优的PAM-4信号判决电平;无参考时钟CDR技术则在无外部参考时钟的前提下,被用来产生最佳判决时钟,同时基于边沿检测技术有效降低了PAM-4信号非对称电平转换引起的时钟抖动。后仿真结果表明,在1.2 V电源电压下,所设计的PAM-4接收机能够实现6.75~20.75 dB的可调增益范围和高达16 dB@14 GHz的信道高频衰减补偿,且在16.1 dB@14 GHz信道下,CDR提取出的7 GHz时钟抖动峰峰值为7.21 ps。工作于56 Gbit/s速率下,接收机功耗为227 mW,能效为4.05 pJ/bit。 展开更多
关键词 四电平脉冲幅度调制 serdes接收机 判决反馈均衡器 时钟数据恢复 阈值电压跟踪
原文传递
一种高速SerDes接收端自适应判决反馈均衡器设计 被引量:2
15
作者 张帆 朱莹莹 《现代导航》 2024年第5期340-345,共6页
针对高速通信中背板信道非理想特性引入的码间串扰问题,提出了一种增益自适应判决反馈均衡器(DFE)设计方法。该方法采用半速率结构,可在提高码间抗串扰的同时适应高速传输要求。通过引入自适应反馈环路实现最小均方算法(S-SLMS),并根据... 针对高速通信中背板信道非理想特性引入的码间串扰问题,提出了一种增益自适应判决反馈均衡器(DFE)设计方法。该方法采用半速率结构,可在提高码间抗串扰的同时适应高速传输要求。通过引入自适应反馈环路实现最小均方算法(S-SLMS),并根据码间串扰大小自动调整抽头系数以达到最佳均衡效果;采用动态比较器对数据进行采样,在完成正确采样的同时引入尽可能小的延迟。采用5.4 Gbps输入信号进行仿真,结果表明,该均衡器可对加扰的输入信号正确恢复数据,恢复出的眼图宽度为0.91UI,成功消除了2个后标分量,有效消除了码间串扰,DFE整体电路功耗仅17.8 mW。 展开更多
关键词 serdes 接收端均衡器 高速串行接口 模拟集成电路
在线阅读 下载PDF
车载SerDes传输性能快速检测实现方案 被引量:1
16
作者 邵金兵 《电子质量》 2024年第8期22-29,共8页
图像感知系统与图像显示系统与人类视觉功能接近,容易被人们所接受。在车载ADAS/ADS中,图像感知系统与图像显示系统得到广泛的应用。高清数字摄像头和高清显示设备的应用,催生了新的高速链路传输技术,SerDes作为其中的佼佼者,被广泛采... 图像感知系统与图像显示系统与人类视觉功能接近,容易被人们所接受。在车载ADAS/ADS中,图像感知系统与图像显示系统得到广泛的应用。高清数字摄像头和高清显示设备的应用,催生了新的高速链路传输技术,SerDes作为其中的佼佼者,被广泛采用。芯片厂商提供了各种评价SerDes高速链路的传输性能的方案,其中Link Margin测试具有速度快,可操作性强,测试结果准确,容易实现现场测试等特点。介绍了一种简单易操作,可平台测试,也可实车测试的SerDes Link Margin测试方案。 展开更多
关键词 图像感知系统 图像显示系统 高级辅助驾驶系统/自动驾驶系统 serdes Link Margin测试 高速链路
在线阅读 下载PDF
基于EPON的SerDes差分信号完整性分析设计 被引量:4
17
作者 倪芸 金鑫 姚晓东 《光通信技术》 CSCD 北大核心 2013年第9期59-62,共4页
为保证SerDes接口的差分信号完整性,在高速PCB硬件设计阶段,采用合理的差分传输架构并融入信号完整性分析和仿真技术。设计了EPON光模块LTB3421和TK3713之间的SerDes差分硬件电路,借助Cadence仿真工具,仿真分析差分传输中的共模串扰噪... 为保证SerDes接口的差分信号完整性,在高速PCB硬件设计阶段,采用合理的差分传输架构并融入信号完整性分析和仿真技术。设计了EPON光模块LTB3421和TK3713之间的SerDes差分硬件电路,借助Cadence仿真工具,仿真分析差分传输中的共模串扰噪声和差模信号眼图的信号完整性问题,实现SerDes接口电路的最优化设计。 展开更多
关键词 serdes 差分传输 信号完整性 EPON
在线阅读 下载PDF
一种高速SERDES抖动容限的高效仿真验证方法 被引量:2
18
作者 邵刚 田泽 +1 位作者 李世杰 吕俊盛 《计算机技术与发展》 2015年第7期217-220,共4页
文中针对高速SERDES总线接收端的验证提出了一种抖动容限验证方法,有效降低了流片风险。由于受温度、布线、信道寄生的影响较大,高速SERDES需要保证在恶劣信道,尤其是大的抖动干扰时仍能稳定工作,设计阶段对接收电路抗抖动特性的评估是... 文中针对高速SERDES总线接收端的验证提出了一种抖动容限验证方法,有效降低了流片风险。由于受温度、布线、信道寄生的影响较大,高速SERDES需要保证在恶劣信道,尤其是大的抖动干扰时仍能稳定工作,设计阶段对接收电路抗抖动特性的评估是一个复杂的验证过程,鲜有报道。文中基于对PCIE,SRIO,FC等信道和协议的研究,提出一种快速高效的RX端抖动容限的验证评估方法。经验证采用该模型能方便准确地评估RX的特性,经电路流片后,实际测试表明,采用该方法评估的抖动容限结果与测试结果精确符合,可在设计阶段显著优化RX的性能,并大幅降低流片的风险。 展开更多
关键词 serdes 抖动容限 验证 CDR 时钟恢复电路
在线阅读 下载PDF
一种基于SerDes总线的机载雷达波控系统设计 被引量:3
19
作者 胥志毅 徐弘毅 +1 位作者 邬天恺 郭敏敏 《电子测量技术》 北大核心 2021年第11期33-38,共6页
波控系统是相控阵雷达天线的一个重要的子系统。相控阵天线的波束合成、捷变以及赋形功能都需要由波控系统调度控制完成。传统波控系统由波控分机与波控单元的独立分级和模块组成,不能满足机载雷达空间尺寸小、速率要求高以及线缆布局... 波控系统是相控阵雷达天线的一个重要的子系统。相控阵天线的波束合成、捷变以及赋形功能都需要由波控系统调度控制完成。传统波控系统由波控分机与波控单元的独立分级和模块组成,不能满足机载雷达空间尺寸小、速率要求高以及线缆布局轻量化的要求。本文设计并实现了一种基于Serializer/Deserializer(SerDes)总线的波控系统,通过将各模块集成在天线阵面的内部的方式,减小了对体积与重量需求,在模块间使用SerDes总线作为数据传输链路,传输速率达到2Gbit/s的同时大大简化了芯线的连接。对系统/模块的设计、定时同步技术、高速链路设计方法与进行了阐述,最终的天线阵面性能测试结果验证了该系统的可实现性。 展开更多
关键词 波控系统 相控阵雷达 serdes 高速链路 定时同步
原文传递
自适应动态延时调整的SERDES技术在宽带数据传输中的应用 被引量:4
20
作者 张峰 《电讯技术》 北大核心 2014年第4期468-471,共4页
针对宽带高速数传需求,提出了一种基于SERDES技术实现高速传输的解决方法。通过对串行器/解串器(SERDES)原理进行研究,提出了一种利用Idelay原语实现SERDES延时的自适应动态调整方法,可动态调整延时2.496 ns,解决了SERDES传输时固有的... 针对宽带高速数传需求,提出了一种基于SERDES技术实现高速传输的解决方法。通过对串行器/解串器(SERDES)原理进行研究,提出了一种利用Idelay原语实现SERDES延时的自适应动态调整方法,可动态调整延时2.496 ns,解决了SERDES传输时固有的相位漂移问题。实验结果表明,基于SERDES技术,可实现60个通路、每路850 Mb/s的传输速度,满足了项目需求,且易于移植,对于高速、多路数传系统设计有参考意义。 展开更多
关键词 机载设备 宽带数传 serdes Idelay原语 自适应动态延时调整
在线阅读 下载PDF
上一页 1 2 12 下一页 到第
使用帮助 返回顶部