期刊文献+
共找到186篇文章
< 1 2 10 >
每页显示 20 50 100
基于ATE的高速DAC射频参数SFDR测试技术优化 被引量:1
1
作者 沈锺杰 张一圣 +1 位作者 孔锐 王建超 《现代电子技术》 北大核心 2024年第2期16-20,共5页
利用集成电路自动测试设备(ATE)测试高速DAC射频参数时,由于ATE测试板PCB走线较长、损耗较大以及机台提供的信号抖动比实装大等原因,导致ATE上高速DAC射频参数测试指标低于实装测试值。为此,文中介绍DAC电路的工作原理和测试方法;其次... 利用集成电路自动测试设备(ATE)测试高速DAC射频参数时,由于ATE测试板PCB走线较长、损耗较大以及机台提供的信号抖动比实装大等原因,导致ATE上高速DAC射频参数测试指标低于实装测试值。为此,文中介绍DAC电路的工作原理和测试方法;其次为解决上述问题,对测试码的生成以及PCB的布局等进行一系列改进,并将改进前后的测试值与典型值进行对比。结果表明,改进措施成效显著,大大优化了高速DAC射频参数的测试指标,使得SFDR等高频DAC动态类参数指标接近或达到实装测试值。 展开更多
关键词 集成电路 自动测试设备(ATE) 高速数模转换器 射频参数 sfdr参数 测试码 PCB测试板
在线阅读 下载PDF
用随机起伏信号(dither)方法改善ADC的SFDR指标 被引量:3
2
作者 张庆民 吴义宝 +1 位作者 安琪 王砚方 《核电子学与探测技术》 CAS CSCD 北大核心 2001年第2期110-113,107,共5页
介绍了随机起伏信号 ( dither)的种类和基本应用 ,分析了 ADC的特性并建立了接近实际ADC性能的模型 ,在此基础上实现了一个基于 L abview平台的 ADC仿真系统。通过仿真说明了 dither对改善 ADC的 SFDR指标的作用。
关键词 DITHER ADC sfdr指标 A/D转换器 随机起伏信号 仿真
在线阅读 下载PDF
提升宽带高速ADC的SFDR性能的关键技术 被引量:4
3
作者 张帆 《电子质量》 2019年第12期43-49,共7页
深空测控通信中需在大带宽内对多个目标信号同时进行无误码解调,且极端应用场景中大信号与极微弱信号同时存在。要实现多目标强弱信号全频谱同时采集,要求模拟数字转换器(Analog to Digital Converter,ADC)的无杂散动态范围(Spurious Fr... 深空测控通信中需在大带宽内对多个目标信号同时进行无误码解调,且极端应用场景中大信号与极微弱信号同时存在。要实现多目标强弱信号全频谱同时采集,要求模拟数字转换器(Analog to Digital Converter,ADC)的无杂散动态范围(Spurious Free Dynamic Range,SFDR)性能尽可能的高。提升SFDR性能需要从系统各个层面进行优化设计,采取关键技术手段,才可达到预期的结果。该文分析了影响ADC的SFDR性能各个因素,并采取频谱规划设计、功率规划设计、电源优化设计、时钟电路优化设计、差分驱动电路优化等综合设计手段,从而实现最佳采样。 展开更多
关键词 ADC sfdr 频谱规划 优化
在线阅读 下载PDF
宽带dither技术改善ADC SFDR性能研究 被引量:4
4
作者 靳翔 闫肃 +2 位作者 赵洪明 王兴华 陈铖颖 《微电子学与计算机》 CSCD 北大核心 2018年第3期9-13,共5页
Dither技术是一种提高模数转换器(ADC)动态性能的有效途径.分析了dither技术改善无杂散动态范围(SFDR)的原理,并在流水线ADC中引入宽带大幅度dither信号,从而减小微分非线性(DNL)误差,并提高动态性能.仿真结果表明dither的加入使得ADC的... Dither技术是一种提高模数转换器(ADC)动态性能的有效途径.分析了dither技术改善无杂散动态范围(SFDR)的原理,并在流水线ADC中引入宽带大幅度dither信号,从而减小微分非线性(DNL)误差,并提高动态性能.仿真结果表明dither的加入使得ADC的SFDR从56.35dB提高到66dB,信噪比(SNR)下降了1.05dB. 展开更多
关键词 宽带dither技术 流水线ADC sfdr
在线阅读 下载PDF
基于InP HBT的SFDR>63 dB 12位6 GS/s高速数模转换器 被引量:1
5
作者 王铭 张有涛 +2 位作者 叶庆国 罗宁 李晓鹏 《电子技术应用》 2020年第4期34-39,共6页
基于0.7μm、ft=280 GHz的InP异质结双极晶体管(HBT)工艺设计了一款12位6 GS/s的电流舵型数模转换器(DAC)。通过改进电流源开关结构,增大了输出阻抗和稳定性;在DAC输出端引入去毛刺(Deglitch)电路,可以有效消除高速DAC开关切换期间产生... 基于0.7μm、ft=280 GHz的InP异质结双极晶体管(HBT)工艺设计了一款12位6 GS/s的电流舵型数模转换器(DAC)。通过改进电流源开关结构,增大了输出阻抗和稳定性;在DAC输出端引入去毛刺(Deglitch)电路,可以有效消除高速DAC开关切换期间产生的毛刺,从而提升电路无杂散动态范围(SFDR)。仿真结果表明,电路实现了0.75 LSB的DNL和0.5 LSB的INL,去毛刺电路可以在高频下将DAC的SFDR提升10 dB,并且在整个奈奎斯域内实现SFDR>63 dB,极大地提升了DAC的动态特性。 展开更多
关键词 数模转换器(DAC) 电流舵 INP HBT Deglitch 无杂散动态范围(sfdr)
在线阅读 下载PDF
A method of improving SFDRs of 1-bit signals for a monobit receiver 被引量:1
6
作者 JI Pengfei SHI Qingzhan +1 位作者 LV Huan YUAN Naichang 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 2022年第2期330-339,共10页
This paper proposes a method to improve the spu-rious-free dynamic ranges(SFDRs)of 1-bit sampled signals greatly,which is very beneficial to multi-tone signals detection.Firstly,the relationship between the fundamenta... This paper proposes a method to improve the spu-rious-free dynamic ranges(SFDRs)of 1-bit sampled signals greatly,which is very beneficial to multi-tone signals detection.Firstly,the relationship between the fundamental component and the third harmonic component of 1-bit sampled signals is analyzed for determining four contiguous special frequency bands,which do not contain any third harmonics inside and co-ver 77.8%of the whole Nyquist sampling frequency band.Then,we present a special 4-channel monobit receiver model,where appropriate filter banks are used to obtain four desired pass bands before 1-bit quantization and each channel can sample and process sampled data independently to achieve a good in-stantaneous dynamic range without sacrificing the real-time per-formance or computing resources.The simulation results show that the proposed method effectively eliminates the effect of the most harmonics on SFDRs and the mean SFDR is increased to to 20 dB.Besides,the multi-signals simulation results indicate that the maximum amplitude separation(dynamic range)of two signals in each channel is 12 dB while the proposed monobit re-ceiver can deal with up to eight simultaneous arrival signals.In general,the designing method proposed in this paper has a po-tential engineering value. 展开更多
关键词 1-bit signal monobit third harmonic component spurious-free dynamic range(sfdr)
在线阅读 下载PDF
0.13μm CMOS 60dB SFDR的8bit 250MS/s模数转换器(英文)
7
作者 万培元 方狄 +2 位作者 崔伟 John Yu 林平分 《半导体技术》 CAS CSCD 北大核心 2009年第12期1240-1243,共4页
论述了一种高速度低功耗的8位250 MHz采样速度的流水线型模数转换器(ADC)。在高速度采样下为了实现大的有效输入带宽,该模数转换器的前端采用了一个采样保持放大器(THA)。为了实现低功耗,每一级的运放功耗在设计过程中具体优化,并在流... 论述了一种高速度低功耗的8位250 MHz采样速度的流水线型模数转换器(ADC)。在高速度采样下为了实现大的有效输入带宽,该模数转换器的前端采用了一个采样保持放大器(THA)。为了实现低功耗,每一级的运放功耗在设计过程中具体优化,并在流水线上逐级递减。在250 MHz采样速度下,测试结果表明,在1.2 V供电电压下,所有模块总功耗为60 mW。在19 MHz的输入频率下,SFDR达到60.1 dB,SNDR为46.6 dB,有效比特数7.45。有效输入带宽大于70 MHz。该ADC采用TSMC 0.13μm CMOS 1P6M工艺实现,芯片面积为800μm×700μm。 展开更多
关键词 数模转换器 流水线 采样保持放大器 运算放大器 无杂散动态范围 互补金属氧化物半导体
在线阅读 下载PDF
4.4 dB NF,44 dB SFDR单片UWB接收机系统级设计
8
作者 沈怡然 马学条 王光义 《实验室研究与探索》 CAS 北大核心 2015年第7期53-57,共5页
当前超宽带(UWB)技术研究的热点集中于用芯片组或者是单芯片来实现UWB通信。本文以TI和Intel提出的方案为基础,研究短距离(2-10 m),高速率(110-480 Mb/s)的UWB射频接收机系统。描述了工作于"模式1"频段(中心频率分别为3 432,3 ... 当前超宽带(UWB)技术研究的热点集中于用芯片组或者是单芯片来实现UWB通信。本文以TI和Intel提出的方案为基础,研究短距离(2-10 m),高速率(110-480 Mb/s)的UWB射频接收机系统。描述了工作于"模式1"频段(中心频率分别为3 432,3 960,4 488 MHz)的OFDM-UWB片上接收机系统.此系统采用图1所示的直接变频结构。将公式设计成Excel表格,计算出接收机系统的各项系统性能指标,最后给出了仿真结果。所设计的接收机系统具有大约4.3-4.4 d B的噪声系数(NF),44 d B左右的无失真动态范围(SFDR),完全满足TI标准中的接收机规范,为下一步电路级设计作好了准备。 展开更多
关键词 超宽带 正交频分复用 噪声系数 无失真动态范围 接收机灵敏度
在线阅读 下载PDF
ADI公司推出具有业界最佳SFDR的14bit ADC
9
《单片机与嵌入式系统应用》 2005年第3期86-86,共1页
AD9444作为高速、高分辨率ADC系列的首款产品,适合用于提高先进的3G和下一代4G无线基站的鲁棒性并且简化设计,它在70MHz输入条件下具有73·1dB信噪比(SNR)和97dBc SFDR典型值,与其他同类ADC相比性能提高了整整7dB。AD9444非常适... AD9444作为高速、高分辨率ADC系列的首款产品,适合用于提高先进的3G和下一代4G无线基站的鲁棒性并且简化设计,它在70MHz输入条件下具有73·1dB信噪比(SNR)和97dBc SFDR典型值,与其他同类ADC相比性能提高了整整7dB。AD9444非常适合于无线基站应用。它的高SFDR使它很适合于测试设备、无线宽带和高端数据采集系统。 展开更多
关键词 sfdr ADC 无线基站 ADI公司 高端 SNR 无线宽带 鲁棒性 数据采集系统 高速
在线阅读 下载PDF
美商亚德诺推出具有业界最优异SFDR特性的14位ADC
10
《电子与电脑》 2005年第3期52-52,共1页
关键词 14位ADC sfdr 数据转换技术 模数转换器 ANALOG Devices公司
在线阅读 下载PDF
ADI公司推出具有业界最佳SFDR的14bit ADC——14bit ADC提高基站呼叫容量和降低掉话数
11
《集成电路应用》 2005年第2期54-54,共1页
ADI公司日前在北京发布一款14hit、80MSPS(每秒百万次采样)模数转换器(ADC),它在同类产品中具有最高的无杂散动态范围(SFDR),随着无线通信供应商正在不断推出多种无线电标准.SFDR对于增加呼叫容量和降低掉话数已经变得越来越重要。AD... ADI公司日前在北京发布一款14hit、80MSPS(每秒百万次采样)模数转换器(ADC),它在同类产品中具有最高的无杂散动态范围(SFDR),随着无线通信供应商正在不断推出多种无线电标准.SFDR对于增加呼叫容量和降低掉话数已经变得越来越重要。AD9444作为高速、高分辨率ADC系列的首款产品适合用于提高先进的3G和下一代4G无线基站的鲁棒性并且简化设计,它在70MHz输入条件下具有73.1dB信噪比(SNR)和97dBc SFDR典型值. 展开更多
关键词 ADI公司 sfdr 模数转换器 AD9444 呼叫容量 掉话数
在线阅读 下载PDF
80 SFDR的14bit ADC
12
《中国数据通信》 2005年第2期124-124,共1页
美国模拟器件公司(ADI)近日发布一款14bit,80MSPS(每秒百万次采样)模数转换器(ADC),它在同类产品中具有最高的无杂散动态范围(SFDR)。AD9444作为高速、高分辨率ADC系列的首款产品适用于提高先进的3G和下一代4G无线基站的顽健性并且简... 美国模拟器件公司(ADI)近日发布一款14bit,80MSPS(每秒百万次采样)模数转换器(ADC),它在同类产品中具有最高的无杂散动态范围(SFDR)。AD9444作为高速、高分辨率ADC系列的首款产品适用于提高先进的3G和下一代4G无线基站的顽健性并且简化设计,它在70MHz输入条件下具有73.1dB信噪比和97dBc SFDR典型值,与其他同类ADC相比性能提高了整整7dB。 展开更多
关键词 sfdr ADC 杂散 无线基站 模数转换器 美国模拟器件公司 动态范围 顽健性 高速 输入
在线阅读 下载PDF
AD9444:具有良好SFDR的14 bit ADC
13
《世界电子元器件》 2005年第3期80-80,共1页
美国模拟器件公司日前发布一款14bit, 80 MSPS(每秒百万次采样)模数转换器(ADC)AD9444。与同类产品相比,它具有较高的无杂散动卷范围(SFDR)。AD9444作为高速、高分辨率ADC系列的首款产品,适合用于提高先进的3G和下一代4G无线基站的鲁... 美国模拟器件公司日前发布一款14bit, 80 MSPS(每秒百万次采样)模数转换器(ADC)AD9444。与同类产品相比,它具有较高的无杂散动卷范围(SFDR)。AD9444作为高速、高分辨率ADC系列的首款产品,适合用于提高先进的3G和下一代4G无线基站的鲁棒性并且简化设计。 展开更多
关键词 sfdr ADC 杂散 无线基站 模数转换器 美国模拟器件公司 高分辨率 鲁棒性 高速 发布
在线阅读 下载PDF
高速ADC具有高SFDR和SNR与低功耗特性
14
作者 姚琳 《今日电子》 2005年第11期31-31,共1页
关键词 高速ADC 功耗特性 sfdr 125MSPS SNR 美国模拟器件公司 Devices 无线基础设施 采样速率 模数转换器
在线阅读 下载PDF
All-optically linearized silicon modulator with ultrahigh SFDR of 131 dB·Hz^(6/7)
15
作者 QIANG ZHANG QIKAI HUANG +6 位作者 PENGHUI XIA YAN LI XINGYI JIANG SHUYUE ZHANG SHENGYU FANG JIANYI YANG HUI YU 《Photonics Research》 2025年第2期433-441,共9页
Integrated high-linearity modulators are crucial for high dynamic-range microwave photonic(MWP)systems.Conventional linearization schemes usually involve the fine tuning of radio-frequency(RF)power distribution,which ... Integrated high-linearity modulators are crucial for high dynamic-range microwave photonic(MWP)systems.Conventional linearization schemes usually involve the fine tuning of radio-frequency(RF)power distribution,which is rather inconvenient for practical applications and can hardly be implemented on the integrated photonics chip.In this paper,we propose an elegant scheme to linearize a silicon-based modulator in which the active tuning of RF power is eliminated.The device consists of two carrier-depletion-based Mach-Zehnder modulators(MZMs),which are connected in series by a 1×2 thermal optical switch(OS).The OS is used to adjust the ratio between the modulation depths of the two sub-MZMs.Under a proper ratio,the complementary third-order intermodulation distortion(IMD3)of the two sub-MZMs can effectively cancel each other out.The measured spurious-free dynamic ranges for IMD3 are 131,127,118,110,and 109 d B·Hz^(6∕7)at frequencies of 1,10,20,30,and 40 GHz,respectively,which represent the highest linearities ever reached by the integrated modulator chips on all available material platforms. 展开更多
关键词 microwave photonic systems ultrahigh sfdr all optical linearization silicon modulator active tuning rf power high linearity modulators third order intermodulation distortion integrated photonics
原文传递
一种抗辐射16位25 MS/s流水线ADC
16
作者 周晓丹 苏晨 +6 位作者 刘涛 付东兵 王健安 陈光炳 李强 刘杰 郭刚 《电子科技大学学报》 北大核心 2025年第1期1-7,共7页
设计了一款抗辐射16位25 MS/s流水线型模数转换器(ADC)。根据电容失配等因素确定了第一级4位的流水线结构,并设计了改进的自举开关来提高采样线性度。为了降低系统功耗,设计了一种开关电容动态偏置电路,通过减小放大器的平均电流来降低... 设计了一款抗辐射16位25 MS/s流水线型模数转换器(ADC)。根据电容失配等因素确定了第一级4位的流水线结构,并设计了改进的自举开关来提高采样线性度。为了降低系统功耗,设计了一种开关电容动态偏置电路,通过减小放大器的平均电流来降低ADC的系统功耗。为了满足抗辐射的要求,针对电离总剂量效应和单粒子闩锁效应的机理,对电路进行抗辐射加固设计。该款抗辐射ADC在0.18μm CMOS工艺上进行制造,转换器的芯片面积为2.5 mm^(2),经过辐射试验后,在采样率25 MHz、1.8 V电源电压和30.1 MHz正弦输入的条件下,ADC的信噪比(SNR)达到了76.7 dBFS,无杂散动态范围(SFDR)为95.1 dBFS,功耗为38.76 mW,抗辐射能力达到电离总剂量100 Krad(Si)和单粒子闩锁阈值75 MeV·cm^(2)/mg,可满足空间环境的使用要求。 展开更多
关键词 模数转换器 流水线 信噪比 无杂散动态范围 抗辐射
在线阅读 下载PDF
一种基于FPGA与JESD204B实现多级协同时间交织采集的方法
17
作者 李康 项世珍 《通信与信息技术》 2025年第4期18-21,35,共5页
随着单个模数转换器逐渐难以满足大带宽及高采样率需求,一种解决思路为多芯片时间交织采集。基于现场可编程门阵列计算能力强、JESD204B时序同步好等优势,综合芯片内时间交织模数转换性能高与芯片外灵活高效的特点,提出了一种片内片外... 随着单个模数转换器逐渐难以满足大带宽及高采样率需求,一种解决思路为多芯片时间交织采集。基于现场可编程门阵列计算能力强、JESD204B时序同步好等优势,综合芯片内时间交织模数转换性能高与芯片外灵活高效的特点,提出了一种片内片外多级协同时间交织采集的方法,适用于超高频、大宽带信号采样。同时,详细探讨了时钟电路设计、通道间差值估计等关键技术。搭建实物测试验证平台,测试结果显示:通过2颗4核芯片内外3级时间交织,实现了10Gsps采样率,且无杂散动态范围大于48dB,能够较大程度满足雷达探测、移动通信、测量仪器等高频率大带宽采样需求。 展开更多
关键词 模数转换器 时间交织模数转换 现场可编程门阵列 JESD204B 无杂散动态范围
在线阅读 下载PDF
基于PolM的微波光子线性优化链路
18
作者 刘婷 陈博 +3 位作者 柳钰 薛小庆 郗艳华 张玉叶 《现代电子技术》 北大核心 2024年第11期1-5,共5页
文中提出一种利用偏振调制器(PolM)提高系统无杂散动态范围(SFDR)的方案,并进行了仿真验证。实现线性优化的原理是通过对微波光子链路中上下两路光载波进行完全抑制和部分抑制,使生成不同来源的三阶交调失真(IMD3)在电域实现自抵消。仿... 文中提出一种利用偏振调制器(PolM)提高系统无杂散动态范围(SFDR)的方案,并进行了仿真验证。实现线性优化的原理是通过对微波光子链路中上下两路光载波进行完全抑制和部分抑制,使生成不同来源的三阶交调失真(IMD3)在电域实现自抵消。仿真结果表明,IMD3的抑制比可达到61.9 dB,系统的三阶无杂散动态范围可达到107 dB·Hz^(2∕3)。该方案具有结构简单、实施难度低、大工作带宽和大动态范围的优势,在宽带无线通信、雷达、电子战系统中具有较大的应用潜力。 展开更多
关键词 微波光子 偏振调制器 无杂散动态范围 三阶交调失真 偏振控制器 光载波
在线阅读 下载PDF
一种采用DEM译码的16 bit高性能数模转换器的设计 被引量:5
19
作者 徐振邦 居水荣 +1 位作者 刘马良 戈益坚 《半导体技术》 CAS CSCD 北大核心 2018年第10期721-728,共8页
分析了目前分段电流舵数模转换器(DAC)在动态性能提升和芯片面积缩小等方面的局限性。提出了动态元件匹配(DEM)译码技术。设计了16 bit DAC中的DEM译码电路结构,分析了DEM译码技术的原理。对该16 bit DAC的动态性能等进行了详细仿真... 分析了目前分段电流舵数模转换器(DAC)在动态性能提升和芯片面积缩小等方面的局限性。提出了动态元件匹配(DEM)译码技术。设计了16 bit DAC中的DEM译码电路结构,分析了DEM译码技术的原理。对该16 bit DAC的动态性能等进行了详细仿真,并完成了整体版图设计。该DAC核心部分芯片面积仅为2. 2 mm^2。采用0. 18μm CMOS工艺完成了该DAC的加工和性能参数测试。在1 GHz采样率和100 MHz输入信号频率条件下,该DAC的无杂散动态范围约为67 dB,三阶互调失真约为76 dB,整体性能优于目前同类研究成果。 展开更多
关键词 数模转换器(DAC) 分段电流舵 电流源匹配 动态元件匹配(DEM)译码 无杂散动态范围(sfdr)
原文传递
14位200MS/s电流舵式D/A转换器的设计 被引量:2
20
作者 宁可庆 戴澜 孙海燕 《微电子学与计算机》 CSCD 北大核心 2016年第7期79-82,共4页
设计了一款基于SMIC 0.18μm标准CMOS工艺的14-bit CMOS分段式数模转换芯片.采用5+4+5分段式结构,通过二进制计码和温度计码结合的方法对输入数字量进行译码.通过使用高输出阻抗的共源共栅电流源结构提高了DAC整体性能.采用了Q2随机漫... 设计了一款基于SMIC 0.18μm标准CMOS工艺的14-bit CMOS分段式数模转换芯片.采用5+4+5分段式结构,通过二进制计码和温度计码结合的方法对输入数字量进行译码.通过使用高输出阻抗的共源共栅电流源结构提高了DAC整体性能.采用了Q2随机漫步选择方法对电流源和开关阵列进行版图布局,保证了版图的对称性和减少梯度误差的影响.最终在信号频率为0.999 3MHz,采样频率为200MHz的情况下,SFDR后仿真结果超过90dB. 展开更多
关键词 CMOS 电流舵 数模转换 sfdr
在线阅读 下载PDF
上一页 1 2 10 下一页 到第
使用帮助 返回顶部