期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到8篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
低功耗-高速-高精度SARADC的FoM函数研究 被引量：2
1
作者 胡黎斌 李文石 《电子器件》 CAS 2011年第3期341-345,共5页
SAR ADC适合工作在中级转换速度(M samp le/s,Gsamp le/s),是低功耗和高精度的信号处理应用的最佳选择。为了更好地指导折中设计,基于梳理传统SAR ADC的FoM(F igure ofM erits)函数的优缺点,保持寻求最小优值的方式,突出压缩优值变化范... SAR ADC适合工作在中级转换速度(M samp le/s,Gsamp le/s),是低功耗和高精度的信号处理应用的最佳选择。为了更好地指导折中设计,基于梳理传统SAR ADC的FoM(F igure ofM erits)函数的优缺点,保持寻求最小优值的方式,突出压缩优值变化范围的新优点,利用4参数构造出新的SAR ADC的FoM,支撑数据来自18篇新文献,比较了三种FoM(对比基于2参数的Q值和3参数的FoM0),根据新FoM指出折中设计区域,尝试为SAR ADC设计师提供更有效的整体优化设计参考。 展开更多
关键词 saradc FOM 低功耗 高速 高精度
在线阅读 下载PDF
高分辨率级联电容阵列SARADC可行性分析 被引量：1
2
作者 杨建明 夏昌盛 张韵东 《电子世界》 2018年第11期8-10,共3页
半导体制程电容元件匹配误差限制了电容阵列SARADC可获得的理论精度上限。本文分析了电容阵列匹配误差对SARADC分辨率的影响,同时推导出分割电容取值精度要求。基于半导体制程电容元件的匹配特性,提出级联分割电容阵列架构提升SARADC精... 半导体制程电容元件匹配误差限制了电容阵列SARADC可获得的理论精度上限。本文分析了电容阵列匹配误差对SARADC分辨率的影响,同时推导出分割电容取值精度要求。基于半导体制程电容元件的匹配特性,提出级联分割电容阵列架构提升SARADC精度。本文指出,通过级联分割电容阵列架构减小电容阵列比值分布范围,提升电容匹配精度,从而获得高分辨率。 展开更多
关键词 saradc 电容阵列 高分辨率
在线阅读 下载PDF
低电压、低功耗高速A/D转换器及其应用前景 被引量：2
3
作者 李彦旭 成立 巴大志 《半导体技术》 CAS CSCD 北大核心 2002年第7期6-9,共4页
通过对四种低电压、低功耗高速ADC的速度、功耗及精度分析比较,对它们的应用做了分析。通过对我国ADC发展情况的分析,提出了我国今后ADC发展的方向。
关键词 ADC 快闪式ADC saradc 流水线式ADC 折叠插入式ADC
在线阅读 下载PDF
一个采用新颖的混合电容切换模式的SAR ADC设计 被引量：3
4
作者 葛彬杰 李琰 +1 位作者 俞航 冯晓星 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2018年第5期927-934,共8页
提出一种应用于逐次逼近型模数转换器的混合电容切换模式。该模式包含两个幅度相同但单调性相反的开关电容阵列,无需任何额外的稳压电源和电容补偿阵列,通过差分电压自身的互相补偿,实现共模电压的稳定。利用上述技术,基于0.18μm的CMO... 提出一种应用于逐次逼近型模数转换器的混合电容切换模式。该模式包含两个幅度相同但单调性相反的开关电容阵列,无需任何额外的稳压电源和电容补偿阵列,通过差分电压自身的互相补偿,实现共模电压的稳定。利用上述技术,基于0.18μm的CMOS工艺实现一个转换速率为50 MS/s,分辨率为10-bit的SAR ADC。设计过程中采用开窗逻辑,减小了比较器输出信号到DAC控制信号的传输时间;采用包含自适应延时逻辑的比较环路,缩短了SAR ADC低位比特的转换时间。测试结果表明,所设计的SAR ADC在50MS/s的转换速率下,可以实现57.31 d B的SNDR,1.81 LSB的INL以及0.98 LSB的DNL。 展开更多
关键词 混合电容切换 共模稳定 saradc
在线阅读 下载PDF
SAR ADC中高能效电荷均值开关方法 被引量：1
5
作者 王浩 钟伦贵 +1 位作者 谢文明 郑少烽 《福建工程学院学报》 CAS 2017年第3期285-288,共4页
提出一种逐次逼近型模数转换器(successive approximation register analog-to-digital converter,SAR ADC)高能效电荷均值开关方法。该方法能够提供恒定的共模电压V_(CM),大小为V_(REF)的一半,且只需要使用两个参考电压VREF和地,避免... 提出一种逐次逼近型模数转换器(successive approximation register analog-to-digital converter,SAR ADC)高能效电荷均值开关方法。该方法能够提供恒定的共模电压V_(CM),大小为V_(REF)的一半,且只需要使用两个参考电压VREF和地,避免了额外的电压基准电路。为了增加一位精度并保持恒定的共模电压,C-2C结构替代参考电容C。与单调开关方法相比,该方法能耗减少66.65%,电容面积减少49.41%。行为仿真结果证明了该方法的有效性。 展开更多
关键词 高能效 电荷均值 开关方法 saradc
在线阅读 下载PDF
一种18位SAR ADC的设计实现 被引量：2
6
作者 孟昊 吴武臣 《中国集成电路》 2008年第4期45-49,62,共6页
本文对逐次逼近型模数转换器(SAR ADC)的结构进行了介绍,并对影响ADC性能的主要因素加以分析。设计了一种基于二进制加权电容阵列的数字校准算法,并运用比较器自动失调校准技术,实现了高性能SAR ADC的设计。仿真结果表明该设计在120ksp... 本文对逐次逼近型模数转换器(SAR ADC)的结构进行了介绍,并对影响ADC性能的主要因素加以分析。设计了一种基于二进制加权电容阵列的数字校准算法,并运用比较器自动失调校准技术,实现了高性能SAR ADC的设计。仿真结果表明该设计在120ksps的采样率下精度可达18位。 展开更多
关键词 SAR ADC 校准 DAC 比较器 失调
在线阅读 下载PDF
一种应用于10 MHz 8位SAR ADC的分段式DAC电路设计
7
作者 徐韦佳 田俊杰 +1 位作者 李延标 许凤慧 《信息技术与网络安全》 2018年第2期104-107,共4页
为了实现8位高性能的SAR ADC,设计了一种应用于8位SAR ADC的分段式结构DAC电路。采用二进制电容阵列,减小电容取值范围,有效提高精度,同时加快电容充放电速度,有效降低功耗,减小面积和成本。采用SMIC 65 nm CMOS工艺,工作于1.2 V电源电... 为了实现8位高性能的SAR ADC,设计了一种应用于8位SAR ADC的分段式结构DAC电路。采用二进制电容阵列,减小电容取值范围,有效提高精度,同时加快电容充放电速度,有效降低功耗,减小面积和成本。采用SMIC 65 nm CMOS工艺,工作于1.2 V电源电压,10 MHz采样频率,使用Cadence公司Spectre系列软件对设计的电路进行仿真。仿真结果显示,该分段式DAC电路可以有效实现8位数模转换,已成功应用于8位SAR ADC。 展开更多
关键词 saradc 分段式结构 DAC
在线阅读 下载PDF
一种用于12位SAR ADC的动态比较器的设计
8
作者 顾宇晴 《活力》 2019年第4期250-250,共1页
在动态比较器的基础上,设计了一款预放大加Latch结构的两级动态比较器。引入了一个60ps的延时器,从而降低噪声影响,增加信号放大时间。电路采用0.18μm标准CMOS工艺,仿真结果满足性能要求。
关键词 动态比较器 saradc 预放大
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部