期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
Innovation on Line Cut Methods of Self-aligned Multiple Patterning
1
作者 Jeff Shu 《Journal of Microelectronic Manufacturing》 2019年第3期1-6,共6页
Self-aligned multiple patterning (SAMP) can enable the semiconductor scaling before EUV lithography becomes mature for industry use.Theoretically any small size of pitch can be achieved by repeating SADP on same wafer... Self-aligned multiple patterning (SAMP) can enable the semiconductor scaling before EUV lithography becomes mature for industry use.Theoretically any small size of pitch can be achieved by repeating SADP on same wafer but with challenges of pitch walking and line cut since line cut has to be done by lithography instead of self-aligned method.Line cut can become an issue at sub-30nm pitch due to edge placement error (EPE).In this paper we will discuss some recent novel ideas on line cut after self-aligned multiple patterning. 展开更多
关键词 SELF-ALIGNED MULTIPLE PATTERNING SAMP SELF-ALIGNED double PATTERNING SADP selfaligned quadruple PATTERNING saqp line CUT edge PLACEMENT error
在线阅读 下载PDF
鳍工艺的自对准四重图形化技术研究与应用
2
作者 胡少坚 杨渝书 王伯文 《集成电路应用》 2022年第6期14-16,共3页
阐述CMOS技术进入深纳米工艺节点,鳍式场效应晶体管以其优异的电学性能成为目前的主流器件。当工艺发展到Fin周期小于40nm时,开展自对准四重图形化技术研究,以实现场效应晶体管的鳍结构显得尤为重要。探讨北方华创公司的NMC 612D刻蚀机... 阐述CMOS技术进入深纳米工艺节点,鳍式场效应晶体管以其优异的电学性能成为目前的主流器件。当工艺发展到Fin周期小于40nm时,开展自对准四重图形化技术研究,以实现场效应晶体管的鳍结构显得尤为重要。探讨北方华创公司的NMC 612D刻蚀机,开发了完整的鳍自对准四重图形化集成工艺流程,优化了关键刻蚀工艺。研究得到的形貌优化后具有24nm周期的鳍透射电子显微镜(TEM)截面图显示,所得鳍结构的特征尺寸均匀性、线宽/线边粗糙度和周期漂移等关键工艺指标都达到要求。 展开更多
关键词 集成电路制造 自对准四重图形化 鳍式场效应晶体管 刻蚀工艺
在线阅读 下载PDF
VIPVS加速7 nm工艺模拟版图设计 被引量:1
3
作者 李璇 李媛 +5 位作者 祁景凤 冯磊 翟鲁坤 钱颖琪 张雯焘 邵婉新 《电子技术应用》 2018年第8期17-19,30,共4页
在格芯~?基于7 nm技术研发高速Serdes IP过程中,版图设计的复杂度日益增加。其中复杂DRC(Design Rule Check)验证和复杂MPT(Multi Patterning)方法为整个设计流程带来新的挑战。因此,一个能够应对这些挑战的版图设计流程非常重要,尤其是... 在格芯~?基于7 nm技术研发高速Serdes IP过程中,版图设计的复杂度日益增加。其中复杂DRC(Design Rule Check)验证和复杂MPT(Multi Patterning)方法为整个设计流程带来新的挑战。因此,一个能够应对这些挑战的版图设计流程非常重要,尤其是对EDA工具新功能的应用,例如:Cadence~? Virtuoso Interactive Physical Verification System(VIPVS~?)工具。VIPVS能够实现实时sign-off规格的DRC验证,缩短版图验证迭代过程,为多重图案上色提供高效的方法。介绍格芯高速Serdes版图团队如何使用VIPVS(主要讨论高效DRC验证和多重图案上色功能)进行基于格芯7 nm Finfet工艺的高速Serdes芯片版图设计。 展开更多
关键词 实时设计规则检查 对多重图案上色 自对准双重图案/自对准四重图案
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部