-
题名基于分区再训练的RRAM阵列多缺陷容忍算法
- 1
-
-
作者
王梦可
杨朝晖
查晓婧
夏银水
-
机构
宁波大学信息科学与工程学院
-
出处
《计算机应用研究》
CSCD
北大核心
2024年第10期3068-3072,共5页
-
基金
国家自然科学基金资助项目(62131010,U22A2013)
国家自然科学基金青年项目(62304115)
+1 种基金
浙江省自然科学基金创新群体资助项目(LDT23F04021F04)
浙江省科研计划一般项目(Y202248965)。
-
文摘
针对RRAM单元制造工艺不完善造成神经网络矩阵向量乘法计算错误问题,根据RRAM阵列多缺陷特性进行建模,提出了多缺陷容忍算法。首先根据RRAM阵列常见的转变缺陷和粘连缺陷对神经网络计算准确度的影响,对两种缺陷统一建模;然后对神经网络进行划分,基于改进的知识蒸馏方式进行分区训练;最后选择适配的损失函数加入归一化层,进一步优化算法。在MNIST和Cifar-10数据集上进行实验,结果表明该方法在多个神经网络上能够得到98%以上的恢复率,说明该方法可有效降低RRAM阵列多缺陷对神经网络计算准确度的影响。
-
关键词
rram阵列
缺陷容忍
神经网络
知识蒸馏
-
Keywords
rram crossbar
fault tolerance
neural network
knowledge distillation
-
分类号
TP391.7
[自动化与计算机技术—计算机应用技术]
-
-
题名一种基于多值RRAM的快速逻辑电路
- 2
-
-
作者
林其芃
李力南
张锋
-
机构
北京交通大学电子信息工程学院
中国科学院微电子研究所
-
出处
《微电子学》
CSCD
北大核心
2017年第4期514-518,共5页
-
基金
国家自然科学基金资助项目(61474134)
-
文摘
针对移动物联网设备,提出一种基于多值RRAM的快速逻辑电路,以实现非易失性存储与快速逻辑运算。利用RRAM多值存储特性,采用Crossbar结构,实现了简单快速的译码器与高存储密度查找表,使逻辑电路具有较快的运算速度和较小的面积。基于该结构实现了4位、8位和16位的乘法器,其外围电路采用SMIC 65 nm CMOS工艺实现,而其核心多值RRAM则采用Verilog-A模型模拟。仿真结果表明,与传统CMOS逻辑电路相比,基于多值RRAM的16位乘法器的速度提高了35.7%,面积减少了14%。
-
关键词
多值rram
crossbar
查找表
快速逻辑
-
Keywords
Multilevel rram
crossbar
LUT
High speed logic
-
分类号
TN432
[电子电信—微电子学与固体电子学]
-
-
题名基于RRAM双交叉阵列结构的三值存内逻辑电路设计
- 3
-
-
作者
刘维祎
孙亚男
何卫锋
-
机构
上海交通大学电子信息与电气工程学院
-
出处
《电子科技》
2022年第4期8-13,共6页
-
基金
国家自然科学基金(61704104)。
-
文摘
在RRAM交叉阵列结构中实现逻辑运算可以较好地解决传统冯诺依曼架构中的存储墙问题。三值逻辑相比于传统的二值逻辑,具有更少的逻辑操作数目和更快的运算速度。文中提出了一种基于RRAM双交叉阵列结构的三值存内逻辑电路设计,其中三值逻辑电路的输入与输出均通过多值RRAM的阻值表示。该结构支持两种三值逻辑门和一种二值逻辑门以提升计算速度。实验结果显示,相比于传统的二值存内逻辑电路设计,三值存内逻辑电路加法器可以减少68.84%的操作步数。相比于传统的IMPLY逻辑电路设计,三值存内逻辑电路加法器可以降低33.05%的能耗。
-
关键词
三值存内逻辑
存储墙
阻变存储器
rram交叉阵列
多值单元
混合CMOS-MLC
三值加法器
碳纳米晶体管
-
Keywords
ternary logic-in-memory
memory wall
resistive random-access memory
rram crossbar
multi-level cell
hybrid CMOS-MLC
ternary adder
carbon nanotube transistors
-
分类号
TN47
[电子电信—微电子学与固体电子学]
TN99
[电子电信—信号与信息处理]
-
