期刊文献+
共找到9篇文章
< 1 >
每页显示 20 50 100
一种可重用RISCV验证平台的设计与实现 被引量:1
1
作者 胡小刚 孙维东 +1 位作者 唐屹晨 毛晓炜 《现代电子技术》 2023年第16期39-43,共5页
随着全球芯片技术的飞速发展,处理器的性能逐渐成为了制约各公司前进的短板。而RISCV开源处理器是一种新的精简指令集架构,与其他处理器最大的不同之处在于:它采用模块化的指令集,更易于扩展和组装。然而,目前可重用RISCV的验证平台还... 随着全球芯片技术的飞速发展,处理器的性能逐渐成为了制约各公司前进的短板。而RISCV开源处理器是一种新的精简指令集架构,与其他处理器最大的不同之处在于:它采用模块化的指令集,更易于扩展和组装。然而,目前可重用RISCV的验证平台还不成熟,这可能会造成验证不够充分且效率低等问题。为此,文中设计一种基于通用验证方法学(UVM)的可重用RISCV验证平台。该平台使用UVM搭建一整套RISCV验证环境,包括随机汇编指令自动生成平台、GNU编译器套件(GCC)对汇编指令的编译、C++参考模型的运行、RISCV处理器的运行和结果监测、Python脚本对最终结果的比较以及代码和功能覆盖率的收集等。同时,利用VCS和Verdi等EDA工具对RISCV处理器进行仿真功能测试。结果表明,所搭建的验证环境能够快速、有效地验证RISCV设计的正确性,且可重用程度高,可以更加全面快速地完成RISCV处理器的验证工作。 展开更多
关键词 riscv处理器 UVM riscv验证环境 随机指令生成 C++参考模型 Python脚本 功能覆盖率 可重用
在线阅读 下载PDF
RISCV指令集的SM4专用协处理器设计 被引量:1
2
作者 武文彪 韩跃平 唐道光 《单片机与嵌入式系统应用》 2022年第8期24-28,共5页
针对进口信息产品存在安全隐患以及RISCV架构在安全领域产品严重缺乏的问题,设计了一种可以提高SM4密码算法运算效率且完全自主可控的协处理器。协处理器采用三级流水线结构提高指令执行效率,扩展5条自定义指令用于完成SM4运算,内部封装... 针对进口信息产品存在安全隐患以及RISCV架构在安全领域产品严重缺乏的问题,设计了一种可以提高SM4密码算法运算效率且完全自主可控的协处理器。协处理器采用三级流水线结构提高指令执行效率,扩展5条自定义指令用于完成SM4运算,内部封装SM4运算单元以减小对数据通路的影响、便于后续扩展。借助FPGA开发板,在50 MHz的时钟频率下进行验证。验证结果表明,与无指令扩展的处理器相比,本设计密钥扩展运算效率提高了5.8倍,加密运算效率提高了5.5倍,解密运算效率提高了6.4倍,所提出的方案可显著提高SM4运算效率。 展开更多
关键词 riscv 协处理器 SM4算法 自定义指令
在线阅读 下载PDF
用于像素阵列扫描控制的低功耗RISCV处理器
3
作者 方倪 徐德利 +2 位作者 王东 沈凡 龚祺 《电子设计工程》 2022年第12期53-57,共5页
在高能物理实验中,需要在探测器范围内准确测量粒子的时间和位置信息,因此需要大型像素阵列。当像素探测器在有限的区域内形成统一的模块时,多控制器互连和像素阵列的控制将变得复杂。文中提出了一种可重构的数字读出系统来克服这个问... 在高能物理实验中,需要在探测器范围内准确测量粒子的时间和位置信息,因此需要大型像素阵列。当像素探测器在有限的区域内形成统一的模块时,多控制器互连和像素阵列的控制将变得复杂。文中提出了一种可重构的数字读出系统来克服这个问题。处理器包括三部分:核心模块、通信接口和像素扫描阵列。处理器的核心模块是基于RISCV指令集的低功耗CPU;通信接口能够在核心控制器之间进行数据交换和程序烧录;像素扫描阵列支持256×256像素点,并且扫描面积和像素阈值可以根据不同情况下的要求进行配置。该原型已成功建立并通过仿真验证,130 nm工艺下处理器面积为7.68 mm^(2),在40 MHz频率下的动态功耗为53.0249 mW。 展开更多
关键词 低功耗riscv处理器 stitching技术 像素扫描阵列 集成电路 核间通信
在线阅读 下载PDF
基于RISCV和MAX2830的无线通信平台设计 被引量:1
4
作者 杨园格 翟书颖 李茹 《单片机与嵌入式系统应用》 2023年第7期66-70,共5页
设计了基于RISCV和MAX2830的无线通信系统架构。采用开源RISCV软核作为主控单元,其指令架构精简易于集成拓展;对于数字基带单元,基于FPGA平台进行通信算法移植优化研究,设计采用了开放式自有协议结构并兼容BLE通信协议。针对射频前端收... 设计了基于RISCV和MAX2830的无线通信系统架构。采用开源RISCV软核作为主控单元,其指令架构精简易于集成拓展;对于数字基带单元,基于FPGA平台进行通信算法移植优化研究,设计采用了开放式自有协议结构并兼容BLE通信协议。针对射频前端收发单元,设计了基于MAX2830的射频方案实现无线信号收发电路。对系统平台进行通信测试验证,性能指标满足设计需求,接收灵敏度达-88 dBm,最大发射功率达19 dBm。该软件无线平台通过FPGA可编程逻辑实现模块化设计和动态重构通信模式,适用于多种通信场景。 展开更多
关键词 riscv MAX2830 FPGA 自有协议 软件无线平台
在线阅读 下载PDF
基于RISCV架构的CORDIC指令集设计与实现 被引量:1
5
作者 郑添 蔡刚 黄志洪 《单片机与嵌入式系统应用》 2022年第8期20-23,共4页
本文提出了一种基于RISCV架构的CORDIC指令集及实现方法,可直接减少执行的指令数量,通过采用独热码编码来减少译码逻辑资源的消耗,通过复用处理器算术逻辑单元来减少算术逻辑资源的消耗,通过预存特殊角度结果来减少计算时间,通过优化选... 本文提出了一种基于RISCV架构的CORDIC指令集及实现方法,可直接减少执行的指令数量,通过采用独热码编码来减少译码逻辑资源的消耗,通过复用处理器算术逻辑单元来减少算术逻辑资源的消耗,通过预存特殊角度结果来减少计算时间,通过优化选择电路来提高工作频率。该方法在Zynq 7020平台上进行了实现。结果表明,相较于使用基础处理器指令计算的方法,指令数量压缩了97%,计算时间减少了43%;相较于传统CORDIC电路进行计算的方法,寄存器资源减少了79%,工作频率提升了65%,计算时间减少了39%。 展开更多
关键词 riscv CORDIC指令集 处理器 FPGA
在线阅读 下载PDF
夯实嵌入式赛道,RISCV产业大有可为
6
作者 何小庆 《单片机与嵌入式系统应用》 2023年第3期2-6,共5页
本文阐述了RISCV处理器产业的现状、标准制定和高性能计算方面的最新进展,重点介绍了包括操作系统、工具链、高校教育和电子大赛在内的生态建设情况。应用层面着重阐述了RISCV在汽车处理器方面的研发成果,论文最后分享了笔者对我国RISC... 本文阐述了RISCV处理器产业的现状、标准制定和高性能计算方面的最新进展,重点介绍了包括操作系统、工具链、高校教育和电子大赛在内的生态建设情况。应用层面着重阐述了RISCV在汽车处理器方面的研发成果,论文最后分享了笔者对我国RISCV产业发展的思考。 展开更多
关键词 riscv 生态建设 汽车电子 开源指令集 玄铁处理器 香山处理器
在线阅读 下载PDF
RISCV架构的一种指令自动对齐电路
7
作者 刘德 魏敬和 高营 《单片机与嵌入式系统应用》 2022年第8期32-36,41,共6页
基于RISCV指令集架构实现了一种指令自动对齐电路。该电路可以将指令缓存发送过来的32位指令数据进行分解,从中解析出正确的指令。当指令缓存发送过来的32位指令数据对应的地址不是4字节对齐时(地址的低两位不是00)时,该电路可以自动将... 基于RISCV指令集架构实现了一种指令自动对齐电路。该电路可以将指令缓存发送过来的32位指令数据进行分解,从中解析出正确的指令。当指令缓存发送过来的32位指令数据对应的地址不是4字节对齐时(地址的低两位不是00)时,该电路可以自动将下一拍取指令数据的地址对齐到4字节,同时给出指令是否有效的指示标识;当指令地址4字节对齐时,该电路对指令数据进行分析,给出指令有效的标识、指令和对应指令的实际地址。给出的指令对齐电路的延时为4级两输入逻辑门,适用于高频标量处理器的前端取指令电路。 展开更多
关键词 riscv 指令对齐 微架构 内核流水线
在线阅读 下载PDF
A Novel Defibrillator-Specific Coprocessor Capable of Running Entropy and CNN Integration Algorithms
8
作者 Xuelong Wang Peng Xia +4 位作者 Changjiang Zhou Zhenyi Huang Hao Zhao Haipo Cui Shiju Yan 《Journal of Biosciences and Medicines》 2024年第11期310-322,共13页
It is difficult for the existing Automated External Defibrillator (AED) on-board microprocessors to accurately classify electrocardiographic signals (ECGs) mixed with Cardiopulmonary Resuscitation artifacts in real-ti... It is difficult for the existing Automated External Defibrillator (AED) on-board microprocessors to accurately classify electrocardiographic signals (ECGs) mixed with Cardiopulmonary Resuscitation artifacts in real-time. In order to improve recognition speed and accuracy of electrocardiographic signals containing Cardiopulmonary Resuscitation artifacts, a new special coprocessor system-on-chip (SoC) for defibrillators was designed. In this study, a microprocessor was designed based on the RISC-V architecture to achieve hardware acceleration for ECGs classification;Besides, an Approximate Entropy (ApEn) and Convolutional neural networks (CNNs) integrated algorithm capable of running on it was designed. The algorithm differs from traditional electrocardiographic (ECG) classification algorithms. It can be used to perform ECG classification while chest compressions are applied. The proposed co-processor can be used to accelerate computation rate of ApEn by 34 times compared with pure software computation. It can also be used to accelerate the speed of CNNs ECG recognition by 33 times. The combined algorithm was used to classify ECGs with CPR artifacts. It achieved a precision of 96%, which was significantly superior to that of simple CNNs. The coprocessor can be used to significantly improve the recognition efficiency and accuracy of ECGs containing CPR artifacts. It is suitable for automatic external defibrillator and other medical devices in which one-dimensional physiological signals. 展开更多
关键词 DEFIBRILLATOR SoC ENTROPY Vector Multiplication COPROCESSOR riscv ECG Classification
在线阅读 下载PDF
一种基于HXDSP2441的网卡驱动实现方法
9
作者 李若玮 张帅 张钰尧 《电脑编程技巧与维护》 2024年第3期161-163,共3页
研究了RISCV架构HXDSP2441系列芯片的网卡设备通信流程。为满足嵌入式操作系统开发的需求,提出了一种基于HXDSP2441芯片的网卡驱动程序的实现方法,依据C910核的HXDSP2441芯片,对该芯片的网络通信方法进行设计,并通过实验验证该方法的可... 研究了RISCV架构HXDSP2441系列芯片的网卡设备通信流程。为满足嵌入式操作系统开发的需求,提出了一种基于HXDSP2441芯片的网卡驱动程序的实现方法,依据C910核的HXDSP2441芯片,对该芯片的网络通信方法进行设计,并通过实验验证该方法的可行性。 展开更多
关键词 网卡驱动 riscv架构 HXDSP2441系列 网卡
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部