期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到109篇文章
< 1 2 … 6 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于指令串行融合的RISC-V向量处理器计算方法
1
作者 李凯歌 高鑫 杨孟飞 《微电子学与计算机》 2026年第3期155-163,共9页
在传统冯诺依曼计算机架构中,卷积神经网络、矩阵计算与快速傅里叶变换等算法存在频繁的数据重用,导致向量处理器流水线中产生大量写后读指令,易引发数据冲突。同时,数据在向量寄存器和计算单元之间的反复传输带来了显著的功耗开销。针... 在传统冯诺依曼计算机架构中,卷积神经网络、矩阵计算与快速傅里叶变换等算法存在频繁的数据重用,导致向量处理器流水线中产生大量写后读指令,易引发数据冲突。同时,数据在向量寄存器和计算单元之间的反复传输带来了显著的功耗开销。针对上述问题,提出了一种面向向量计算的数据冲突解决机制。通过利用数据重用减少数据流动,从而降低计算芯片功耗。将该方法应用于RISC-V向量处理器的仿真实验表明:在128×128矩阵乘法计算时,整体芯片功耗降低约5.8%;在计算神经卷积网络算法时,功耗降低约6.2%。该方法具有轻量化的特点,所引入的面积开销可忽略不计。 展开更多
关键词 RISC-V 向量处理器 矩阵计算 能效
在线阅读 下载PDF
基于AG32异构处理器的数字锁相放大器设计
2
作者 刘国福 柳革命 +1 位作者 李岩 刘婵娟 《仪表技术》 2026年第1期13-16,77,共5页
锁相放大器因其优异的噪声抑制能力而被广泛应用于精密测量。为满足现场应用对设备便携性、低成本及小体积的需求,基于国产AG32系列异构双核(RISC-V+FPGA)处理器,设计了一款集成混合型数字锁相放大器。该设计利用AG32的外设资源简化了... 锁相放大器因其优异的噪声抑制能力而被广泛应用于精密测量。为满足现场应用对设备便携性、低成本及小体积的需求,基于国产AG32系列异构双核(RISC-V+FPGA)处理器,设计了一款集成混合型数字锁相放大器。该设计利用AG32的外设资源简化了系统结构,借助其FPGA资源提升了频率测量精度,并通过RISC-V处理器增强了系统功能。实验表明,当信噪比为1时,在1 Hz~10 kHz信号频率范围内,该放大器的幅度相对误差绝对值≤1.25%,相位绝对误差绝对值≤0.5°;当信噪比为0.1时,幅度相对误差绝对值≤4.50%,相位绝对误差绝对值≤2.0°。研究成果为矢量电压测量、频谱分析等领域提供了新的技术途径。 展开更多
关键词 数字锁相放大器 异构双核处理器 第五代精简指令集架构 现场可编程逻辑门阵列
原文传递
工业实时控制用容错双发射RISC-V处理器架构
3
作者 王诗怡 《无线互联科技》 2026年第1期1-6,共6页
为满足工业实时控制对高性能和高可靠性的需求,文章提出一款容错型双发射RISC-V处理器。其架构采用双发射乱序流水线与轻量级向量执行单元,提高控制算法执行效率;硬件级快速中断机制将响应降低至百纳秒级,增强系统确定性。针对工业环境... 为满足工业实时控制对高性能和高可靠性的需求,文章提出一款容错型双发射RISC-V处理器。其架构采用双发射乱序流水线与轻量级向量执行单元,提高控制算法执行效率;硬件级快速中断机制将响应降低至百纳秒级,增强系统确定性。针对工业环境软错误,文章设计轻量级双模冗余(Dual-Modular Redundancy, DMR)与局部检查点机制,实现低成本容错。外设互联和模拟前端采用紧耦合与抗干扰结构,以降低访问延迟并提升数据稳定性。基于40 nm工艺实现的处理器在800 MHz下功耗不足500 mW,表现出良好的工业应用潜力。 展开更多
关键词 RISC-V 工业控制处理器 软错误容错 DMR 外设互联架构
在线阅读 下载PDF
基于RISC-V嵌入式指令集的处理器核实现与仿真实验设计
4
作者 李秀滢 鄂佳言 武秀云 《北京电子科技学院学报》 2025年第4期147-158,共12页
面向国家集成电路产业的战略需求与新工科的人才培养目标,传统EDA实践教学在培养学生系统级设计与验证能力方面暴露了诸多局限。为解决传统EDA教学中处理器核设计实践缺失、项目工程复杂度不足、学生系统级设计与验证能力培养欠缺等问题... 面向国家集成电路产业的战略需求与新工科的人才培养目标,传统EDA实践教学在培养学生系统级设计与验证能力方面暴露了诸多局限。为解决传统EDA教学中处理器核设计实践缺失、项目工程复杂度不足、学生系统级设计与验证能力培养欠缺等问题,本文设计并实践了一套基于开源RISC-V指令集的处理器核的硬件实现与仿真实验案例。通过将开源指令集架构与前沿仿真技术引入实验教学,设计了贯穿微架构实现到全流程验证的综合性项目,并搭建了基于Verilator的仿真平台。该案例旨在激发学生对处理器底层工作原理的探索兴趣,提升其系统建模、工程实现与调试分析的综合能力,对于为我国集成电路产业培养具备核心设计能力的创新型人才具有重要的实践意义。 展开更多
关键词 RISC-V 处理器核设计 实验教学案例
在线阅读 下载PDF
NA-ROB:基于RISC-V超标量处理器的改进 被引量：2
5
作者 景超霞 刘杰 +1 位作者 李洪奎 刘红海 《计算机应用研究》 北大核心 2025年第2期519-522,共4页
重排序缓存(ROB)是超标量处理器中的重要模块,用于确保乱序执行的指令能够正确地完成和提交。然而,在大规模超标量处理器中,存在ROB阻塞以及ROB容量有限的问题。为了解决上述问题并提高处理器性能,提出了零寄存器分配策略,通过将没有目... 重排序缓存(ROB)是超标量处理器中的重要模块,用于确保乱序执行的指令能够正确地完成和提交。然而,在大规模超标量处理器中,存在ROB阻塞以及ROB容量有限的问题。为了解决上述问题并提高处理器性能,提出了零寄存器分配策略,通过将没有目的寄存器的指令单独存储来避免占用ROB表项。同时,引入容量可动态调整的缓存结构(AROB),将长延时指令与普通指令分别存储在ROB和AROB中,以降低长延时指令导致的阻塞。改进后的超标量处理器被命名为NA-ROB,经过SPEC 2006基准测试程序的实验评估,结果表明,NA-ROB超标量处理器相比于传统的ROB超标量处理器,平均IPC提升了66%,同时ROB的阻塞概率降低了48%。因此,所提出的改进方法显著提升了处理器的整体性能和效率。 展开更多
关键词 RISC-V指令集 超标量处理器 ROB AROB 零寄存器分配策略
在线阅读 下载PDF
RISC-V处理器权限正确性验证与提权漏洞自动挖掘方法
6
作者 唐时博 朱嘉诚 +1 位作者 慕德俊 胡伟 《电子与信息学报》 北大核心 2025年第9期3081-3092,共12页
处理器安全是近年来的热点前沿研究领域,各种处理器安全漏洞层出不穷。然而,现有处理器漏洞挖掘主要采取各类测试手段,存在自动化程度低、漏洞挖掘效率和完备性不高等局限性,特别是在权限正确性验证与漏洞挖掘方面。该文提出一种基于符... 处理器安全是近年来的热点前沿研究领域,各种处理器安全漏洞层出不穷。然而,现有处理器漏洞挖掘主要采取各类测试手段,存在自动化程度低、漏洞挖掘效率和完备性不高等局限性,特别是在权限正确性验证与漏洞挖掘方面。该文提出一种基于符号执行和属性验证的RISC-V处理器权限正确性验证与提权漏洞自动挖掘方法。首先,对于特权级访问控制机制,形式化地定义了访问保护(AP)、异常处理(EH)、指令解码(ID)、寄存器安全(RS)和特权绕过(PB)5类特权提升漏洞类型;该文还提出了属性驱动的状态空间归约、路径引导等策略,有效提升了安全验证效率;设计了一个权限正确性验证与提权漏洞挖掘自动化框架,实现了对处理器设计的软硬件联合安全验证、特权提升漏洞检测和概念验证(PoC)自动生成。在OR1200, Ibex, PicoRV32和PULPino 4款开源处理器上的实验结果表明本文所提方法能够实现权限正确性属性的形式化验证并有效捕捉提权类漏洞,验证效率平均提升66.1%,同时能够自动生成高质量PoC。该文所提方法能够显著提升RISC-V处理器特权提升漏洞的自动化挖掘能力,为处理器设计安全评估提供一种新思路和技术手段。 展开更多
关键词 RISC-V处理器 特权提升漏洞 符号执行 形式化验证 安全属性
在线阅读 下载PDF
RISC-V指令集扩展研究:设计、实现与应用
7
作者 邵宴萍 黄立波 《小型微型计算机系统》 北大核心 2025年第10期2548-2560,共13页
指令集架构是沟通软件和硬件之间的关键技术.RISC-V指令集以其简洁性、模块化和开源特性逐渐脱颖而出,它允许设计人员灵活扩展以提升处理器功能和性能,满足特定场景下的需求.RISC-V标准组织也不断推出新的标准扩展,以适应不断变化的应... 指令集架构是沟通软件和硬件之间的关键技术.RISC-V指令集以其简洁性、模块化和开源特性逐渐脱颖而出,它允许设计人员灵活扩展以提升处理器功能和性能,满足特定场景下的需求.RISC-V标准组织也不断推出新的标准扩展,以适应不断变化的应用需求.本文以RISC-V指令集扩展为核心,首先阐述了RISC-V指令集的架构及现有扩展,并分析了自定义扩展的设计流程.然后介绍了在软硬件上实现指令集扩展的通用方法,并通过具体的研究案例详细探讨了RISC-V指令集扩展在人工智能、高性能计算及后量子密码学领域的实际应用.最后,在此基础上,对RISC-V指令集扩展的未来发展方向进行了展望. 展开更多
关键词 RISC-V 扩展 处理器 性能优化
在线阅读 下载PDF
基于芯来蜂鸟E203处理器的架构优化
8
作者 李若曦 陈杰 刘威 《电子设计工程》 2025年第8期6-11,16,共7页
以国产开源RISC-V架构32位处理器蜂鸟E203为蓝本,在位操作扩展与浮点运算方面提升处理器的计算性能。原处理器在Coremark程序测试中跑分约为2.12 CoreMark/MHz,位操作扩展后达到约3.15 CoreMark/MHz,相比原处理器的Coremark跑分提高了4... 以国产开源RISC-V架构32位处理器蜂鸟E203为蓝本,在位操作扩展与浮点运算方面提升处理器的计算性能。原处理器在Coremark程序测试中跑分约为2.12 CoreMark/MHz,位操作扩展后达到约3.15 CoreMark/MHz,相比原处理器的Coremark跑分提高了49%,额外查找表资源开销仅增加15%左右,同时功耗基本维持不变。设计的浮点运算协处理单元在Whetstone程序的跑分结果为0.815 MIPS/MHz。架构优化同时包含密码学指令扩展,共支持了额外的70条RISC-V指令。优化后的处理器可以应用于高性能嵌入式计算,如音频图像等高精度数字信号处理领域。 展开更多
关键词 嵌入式处理器 RISC-V 指令集扩展 高性能
在线阅读 下载PDF
基于动态时序裕量压缩的高性能处理器设计
9
作者 连子涵 何卫锋 《计算机工程与科学》 北大核心 2025年第2期219-227,共9页
传统的同步电路设计方法根据静态时序分析得到的关键路径确定工作频率,但是关键路径并不是每个周期都会被激发,在关键路径和实际激发路径之间存在动态时序裕量。为此,提出了一种基于指令级时序裕量压缩的高性能处理器设计方法,旨在最大... 传统的同步电路设计方法根据静态时序分析得到的关键路径确定工作频率,但是关键路径并不是每个周期都会被激发,在关键路径和实际激发路径之间存在动态时序裕量。为此,提出了一种基于指令级时序裕量压缩的高性能处理器设计方法,旨在最大化压缩动态时序裕量从而获得性能提升。搭建了时序分析平台自动化获取指令时序;设计了一种时序编码策略,在不增加硬件开销的基础上将时序信息通过指令编码传递到硬件,并在硬件层设计了时序译码及仲裁电路,根据指令时序编码相应调节时钟周期,从而实现了指令级动态时序裕量压缩。在一款基于RISC-V指令集的超标量处理器上完成所提方法的仿真验证,结果表明,相比传统设计方法,通过该方法最高可获得31%的性能提升。 展开更多
关键词 时序裕量 高性能 处理器 RISC-V
在线阅读 下载PDF
基于SoC FPGA的机载相机转角控制系统设计
10
作者 柯曦宸 史艳高 《现代信息科技》 2025年第21期30-33,共4页
针对无人机在河流边坡巡检过程中需远程调节机载相机拍摄角度的需求,设计并实现了一种基于SoC FPGA架构的机载相机转角控制系统。该系统以FPGA内部构建的RISC-V处理器为控制核心,通过陀螺仪传感器与无线模块采集数据并发送控制指令,并采... 针对无人机在河流边坡巡检过程中需远程调节机载相机拍摄角度的需求,设计并实现了一种基于SoC FPGA架构的机载相机转角控制系统。该系统以FPGA内部构建的RISC-V处理器为控制核心,通过陀螺仪传感器与无线模块采集数据并发送控制指令,并采用PID算法实现角度的动态调节与精确控制。最后通过实验对系统进行原型验证,测试结果表明,该系统能够稳定、实时地完成姿态数据采集、无线数据收发及转角控制闭环执行,满足无人机机载相机的转角控制需求。 展开更多
关键词 SoC FPGA RISC-V处理器 姿态控制 无人机巡检 PID控制
在线阅读 下载PDF
电力物联网终端RISC-V架构内存隔离机制研究 被引量：1
11
作者 覃宗涛 谢为炜 +1 位作者 黄桂健 聂辉 《电子设计工程》 2025年第2期121-124,129,共5页
针对电力物联网终端RISC-V架构中增设内存隔离机制会增加终端开销,降低性能的问题,设计电力物联网终端RISC-V架构内存隔离机制。基于RISC-V架构指令编码格式,设计RISC-V架构内存软件与硬件隔离机制。其中,内存软件隔离机制为强制访问控... 针对电力物联网终端RISC-V架构中增设内存隔离机制会增加终端开销,降低性能的问题,设计电力物联网终端RISC-V架构内存隔离机制。基于RISC-V架构指令编码格式,设计RISC-V架构内存软件与硬件隔离机制。其中,内存软件隔离机制为强制访问控制机制与虚拟内存机制,构建可信的内存隔离运行环境;内存硬件隔离机制为处理器执行单元内存分配机制。通过上述内存软件隔离与硬件隔离的联合应用,实现了电力物联网终端RISC-V架构内存隔离功能。实验数据显示,在不同实验工况背景下,设计机制应用后获得的RISC-V架构运行应用程序内存分配结果与最优结果一致,应用程序运行过程中受干扰程度最小值为4%,证实了设计机制具备较佳的应用效果。 展开更多
关键词 RISC-V架构 物联网终端 处理器 电力物联网 内存隔离机制
在线阅读 下载PDF
RISC-V指令集架构研究综述 被引量：56
12
作者 刘畅 武延军 +1 位作者 吴敬征 赵琛 《软件学报》 EI CSCD 北大核心 2021年第12期3992-4024,共33页
指令集作为软硬件之间的接口规范,是信息技术生态的起始原点.RISC-V是计算机体系结构走向开放的必然产物,其出现为系统研究领域带来了新的思路,即系统软件问题的研究深度可以进一步向下延伸至指令集架构,从而拓展甚至颠覆软件领域的“... 指令集作为软硬件之间的接口规范,是信息技术生态的起始原点.RISC-V是计算机体系结构走向开放的必然产物,其出现为系统研究领域带来了新的思路,即系统软件问题的研究深度可以进一步向下延伸至指令集架构,从而拓展甚至颠覆软件领域的“全栈”概念.对近年来RISC-V指令集架构相关的研究成果进行了综述.首先介绍了RISC-V指令集的发展现状,指出开展RISC-V研究应重点关注的指令集范围.然后分析了RISC-V处理器设计要点和适用范围.同时,围绕RISC-V系统设计问题,从指令集、功能实现、性能提升、安全策略这4个方面,论述了RISC-V处理器基本的研究思路,并分析了近年来的研究成果.最后借助具体的研究案例,阐述了RISC-V在领域应用的价值,并展望了RISC-V架构后续研究的可能切入点和未来发展方向. 展开更多
关键词 RISC-V 架构设计 处理器 性能优化 系统安全
在线阅读 下载PDF
基于Chisel语言的RISC-V处理器设计技术 被引量：9
13
作者 娄冕 张海金 +2 位作者 杨靓 刘思源 赵亮 《微电子学与计算机》 2021年第3期51-55,共5页
近年来,RISC-V在处理器领域的大行其道,不仅仅在于其开源可扩展的指令集架构属性,同时也得益于加州大学伯克利分校为其量身打造的敏捷化设计语言Chisel,极大降低了处理器设计门槛.本文基于Chisel语言设计实现了一款带有扩展指令协处理... 近年来,RISC-V在处理器领域的大行其道,不仅仅在于其开源可扩展的指令集架构属性,同时也得益于加州大学伯克利分校为其量身打造的敏捷化设计语言Chisel,极大降低了处理器设计门槛.本文基于Chisel语言设计实现了一款带有扩展指令协处理器的多核RISC-V芯片,相对于传统的硬件设计语言,将硬件IP的设计与集成周期压缩50%以上,并且依靠丰富的模板资源,能够快速完成拓扑互连、时序分割、跨时钟域转换等影响处理器整体性能的全局性优化设计,将芯片验证与实现的迭代周期缩短30%以上,为开源处理器敏捷化开发探索了行之有效的技术手段. 展开更多
关键词 Chisel RISC-V 处理器 敏捷化
在线阅读 下载PDF
开放性32位RISC处理器IP核的比较与分析 被引量：2
14
作者 刘军 郭立 +1 位作者 郑东飞 白雪飞 《电子器件》 EI CAS 2005年第4期850-854,共5页
比较和分析了LEON2,OpenRISC1200,NiosII等3种开放性RISC处理器IP核的结构特点,然后分别以三种处理器为核心在FPGA平台上构建了一个评测系统,采用Dhrystone2.1基准测试程序评测了它们的性能。最后在0.18μm的CMOS工艺下进行了综合,给出... 比较和分析了LEON2,OpenRISC1200,NiosII等3种开放性RISC处理器IP核的结构特点,然后分别以三种处理器为核心在FPGA平台上构建了一个评测系统,采用Dhrystone2.1基准测试程序评测了它们的性能。最后在0.18μm的CMOS工艺下进行了综合,给出了它们在ASIC平台下面积和频率的比较。 展开更多
关键词 32位RISC处理器 开放性IP核 性能比较 Dhrystone 2.1
在线阅读 下载PDF
ARM处理器+DSP构架的微机馈线保护装置的研制 被引量：20
15
作者 樊江涛 陈剑云 韦宝泉 《电力系统自动化》 EI CSCD 北大核心 2005年第2期77-80,共4页
基于 IEC61850体系的变电站自动化系统设计思想研制了微机馈线保护装置，利用嵌入式ARM(Advanced RISC Machines)处理器强大的以太网通信功能和数字信号处理器(DSP)高效快速的处理能力实现微机保护的功能。双口 RAM 用于双处理器间的高... 基于 IEC61850体系的变电站自动化系统设计思想研制了微机馈线保护装置，利用嵌入式ARM(Advanced RISC Machines)处理器强大的以太网通信功能和数字信号处理器(DSP)高效快速的处理能力实现微机保护的功能。双口 RAM 用于双处理器间的高速数据交换。装置采用双保护出口机制，有效提高了装置的可靠性。保护算法在 MATLAB 仿真和试验中都验证了保护装置的速动性、选择性和可靠性。 展开更多
关键词 微机保护装置 ARM处理器 数字信号处理器 IEC 61850 馈线
在线阅读 下载PDF
银河智能工具机系统 被引量：1
16
作者 王朴 张晨曦 +3 位作者 邹鹏 高洪奎 朱海滨 胡子昂 《高技术通讯》 EI CAS CSCD 1994年第1期4-8,共5页
银河智能工具机（ＹＨ－ＩＴＭ）是一个同时支持高速逻辑推理和数值计算，支持多种人工智能语言的通用型人工智能计算机系统，本文简要介绍了该机的硬件、软件等方面的特点。
关键词 人工智能 智能计算机 处理器
在线阅读 下载PDF
ARM在转台弹载机构测试技术中的应用 被引量：3
17
作者 张顺 杨富锋 顾金良 《南京理工大学学报》 EI CAS CSCD 北大核心 2006年第4期529-532,共4页
高速旋转弹丸角运动的陀螺模拟测试是弹载机构物理仿真系统的关键技术之一。该文在建立弹载机构角运动模拟装置的基础上,摒弃了传统的碳刷机构测试方法,提出了一种基于ARM处理器嵌入式系统的弹载机构运动测试新方法。ARM处理器具有强抗... 高速旋转弹丸角运动的陀螺模拟测试是弹载机构物理仿真系统的关键技术之一。该文在建立弹载机构角运动模拟装置的基础上,摒弃了传统的碳刷机构测试方法,提出了一种基于ARM处理器嵌入式系统的弹载机构运动测试新方法。ARM处理器具有强抗干扰能力、存储量大、速度快和集成度高等优点。该测试系统能直接将动作参数高速存储,并较好地解决陀螺模拟试验装置中弹载机构受外界环境影响较大的问题。在高速条件下,正确地测出弹载机构的动作参数,为正确模拟和测试高速旋转弹丸角运动奠定了基础。 展开更多
关键词 高速旋转弹丸 角运动 弹载机构 陀螺 ARM处理器
在线阅读 下载PDF
嵌入式网络数控技术与系统 被引量：43
18
作者 周祖德 龙毅宏 刘泉 《机械工程学报》 EI CAS CSCD 北大核心 2007年第5期1-7,共7页
指出基于通用PC的数控技术存在系统资源与需求不匹配、操作系统不适应于实时控制、系统的核心硬软件不具有自主知识产权等问题,认为嵌入式技术是网络数控技术与系统未来发展的方向之一。提出一种基于嵌入式技术的网络数控系统硬件和软... 指出基于通用PC的数控技术存在系统资源与需求不匹配、操作系统不适应于实时控制、系统的核心硬软件不具有自主知识产权等问题,认为嵌入式技术是网络数控技术与系统未来发展的方向之一。提出一种基于嵌入式技术的网络数控系统硬件和软件体系,开发与仿真环境。硬件结构由显示及输入装置、嵌入式数控单元、嵌入式可编程序逻辑控制器、嵌入式伺服控制模块、高速现场总线和以太网共同组成,软件体系结构由控制与运算软件、组态软件模块、嵌入式操作系统、辅助设计系统和控制仿真系统组成,能够实现基于通用PC数控系统的所有功能。规划了嵌入式网络数控软件自动生成与辅助开发过程,以及嵌入式可编程序逻辑控制器辅助开发与软件生成过程。提出嵌入式新型网络数控系统中央数控单元硬件实现方案,搭建起中央数控单元先进精简指令集处理器和数字信号处理器的软件架构。基于嵌入式技术的网络数控系统的最大特点是中央数字控制单元不再是一个通用的计算机系统,而是一个嵌入式计算机系统,不但运算能力强、结构灵活和成本低廉,而且具有通用性强、可组合、易扩展、可伸缩和开放性等特点。 展开更多
关键词 网络数字控制 嵌入式体系结构 先进精简指令集处理器 数字信号处理器
在线阅读 下载PDF
基于嵌入式SIMD处理器的音频解码优化 被引量：1
19
作者 李晓潮 焦李成 +1 位作者 洪新华 卢潇 《计算机工程》 CAS CSCD 北大核心 2009年第1期13-16,20,共5页
嵌入式处理器越来越多地采用SIMD并行架构来提升其媒体处理能力,该文提出基于该架构的优化流程,采用算法和处理器架构紧密结合的优化原则,利用现有编译器来降低汇编编程工作量,对算法关键部分采用手工编程来确保优化效率。该流程被应用... 嵌入式处理器越来越多地采用SIMD并行架构来提升其媒体处理能力,该文提出基于该架构的优化流程,采用算法和处理器架构紧密结合的优化原则,利用现有编译器来降低汇编编程工作量,对算法关键部分采用手工编程来确保优化效率。该流程被应用在基于XScale平台的MP3解码优化中,短时间内将解码效率提高60%,接近IPP库的性能。 展开更多
关键词 嵌入式RISC处理器 SIMD并行处理架构 MP3解码
在线阅读 下载PDF
网络处理器——下一代网络发展的核心技术 被引量：6
20
作者 范荣真 沈凤池 +1 位作者 杨东勇 陈雪江 《中国有线电视》 北大核心 2003年第16期16-18,共3页
阐述了网络处理器的概念及其产生的技术背景 ,并给出了网络处理器的基本结构 ,同时指出其优点。
关键词 网络处理器 下一代网络 ASIC VLIW RISC 结构
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 6 下一页 到第 页
使用帮助 返回顶部