期刊文献+
共找到40,983篇文章
< 1 2 250 >
每页显示 20 50 100
OSAHS患者Fazekas评分及CHIPS评分与非痴呆型血管性认知障碍的关系
1
作者 段毅 冯丽 +2 位作者 李娜 韩晓楠 底珊珊 《临床肺科杂志》 2026年第4期565-570,共6页
目的探讨阻塞性睡眠呼吸暂停低通气综合征(OSAHS)患者Fazekas评分及CHIPS评分与非痴呆型血管性认知障碍的关系。方法选取2021年3月至2024年3月入本院就诊并经多导睡眠图监测确诊的OSAHS患者,随访1年后,发生非痴呆型血管性认知障碍患者11... 目的探讨阻塞性睡眠呼吸暂停低通气综合征(OSAHS)患者Fazekas评分及CHIPS评分与非痴呆型血管性认知障碍的关系。方法选取2021年3月至2024年3月入本院就诊并经多导睡眠图监测确诊的OSAHS患者,随访1年后,发生非痴呆型血管性认知障碍患者115例,为认知障碍组,未发生非痴呆型血管性认知障碍患者125例,为认知正常组。收集患者的一般资料,进行实验室指标检测和睡眠相关指标收集,同时进行Fazekas评分和CHIPS评分。多因素Logistic回归分析影响OSAHS患者发生非痴呆型血管性认知障碍的影响因素,Pearson相关分析Fazekas、CHIPS评分与非痴呆型血管性认知障碍的相关性,采用受试者工作特征(ROC)曲线分析Fazekas和CHIPS评分对OSAHS患者发生非痴呆型血管性认知障碍的诊断效能。结果两组患者的BMI、氧减指数、呼吸暂停低通气指数、最长呼吸暂停时间、睡眠时最低血氧饱和度、Fazekas评分和CHIPS评分对比差异具有统计学意义(P<0.05);重度患者Fazekas及CHIPS评分明显高于中度,中度患者Fazekas及CHIPS评分明显高于轻度(P<0.05);BMI(OR=3.773,95%CI=1.484~9.592)、氧减指数(OR=2.843,95%CI=1.542~5.241)、呼吸暂停低通气指数(OR=2.440,95%CI=1.604~3.711)、最长呼吸暂停时间(OR=3.164,95%CI=1.459~6.863)、Fazekas评分(OR=3.788,95%CI=1.364~10.510)和CHIPS评分(OR=3.575,95%CI=1.360~9.395)是OSAHS患者发生非痴呆型血管性认知障碍的独立危险因素,睡眠时最低血氧饱和度(OR=0.759,95%CI=0.633~0.911)是OSAHS患者发生非痴呆型血管性认知障碍的保护因素(P<0.05);Fazekas、CHIPS评分均与MoCA评分呈正相关性(r s=0.407、0.472,P<0.001);Fazekas评分、CHIPS评分联合评分预测ROC曲线下面积、敏感度和特异度分别优于Fazekas评分、CHIPS评分单独预测(Z=2.436、2.175,P均<0.05)。结论Fazekas及CHIPS评分随着认知障碍程度的增加而升高,是OSAHS患者发生非痴呆型血管性认知障碍的影响因素,与认知障碍显著关联,可以作为早期识别非痴呆型血管性认知障碍的参考依据。 展开更多
关键词 阻塞性睡眠呼吸暂停低通气综合征 非痴呆型血管性认知障碍 Fazekas评分 chips评分 相关性
暂未订购
Advanced Design for High-Performance and AI Chips
2
作者 Ying Cao Yuejiao Chen +2 位作者 Xi Fan Hong Fu Bingang Xu 《Nano-Micro Letters》 2026年第1期306-336,共31页
Recent years have witnessed transformative changes brought about by artificial intelligence(AI)techniques with billions of parameters for the realization of high accuracy,proposing high demand for the advanced and AI ... Recent years have witnessed transformative changes brought about by artificial intelligence(AI)techniques with billions of parameters for the realization of high accuracy,proposing high demand for the advanced and AI chip to solve these AI tasks efficiently and powerfully.Rapid progress has been made in the field of advanced chips recently,such as the development of photonic computing,the advancement of the quantum processors,the boost of the biomimetic chips,and so on.Designs tactics of the advanced chips can be conducted with elaborated consideration of materials,algorithms,models,architectures,and so on.Though a few reviews present the development of the chips from their unique aspects,reviews in the view of the latest design for advanced and AI chips are few.Here,the newest development is systematically reviewed in the field of advanced chips.First,background and mechanisms are summarized,and subsequently most important considerations for co-design of the software and hardware are illustrated.Next,strategies are summed up to obtain advanced and AI chips with high excellent performance by taking the important information processing steps into consideration,after which the design thought for the advanced chips in the future is proposed.Finally,some perspectives are put forward. 展开更多
关键词 Artificial intelligence Advanced chips AI chips Design tactics Review and perspective
在线阅读 下载PDF
Erratum to"Amine-reactive Polymer Platform for Engineering Surface Modification of Next-generation Sequencing Chips"
3
作者 Wei Tian Xin-Yuan Wang +4 位作者 Die-Wen Feng Xiang-Qian Li Yue-Kang Jin Hui Li Hao Liu 《Chinese Journal of Polymer Science》 2026年第1期314-314,I0019,共2页
We are sorry for the mistakes of Affiliation,"a State Key Laboratory of Advanced Fiber Materials,Center for Advanced Low-Dimension Materials,Donghua University,Shanghai 201620,China"should be replaced by&quo... We are sorry for the mistakes of Affiliation,"a State Key Laboratory of Advanced Fiber Materials,Center for Advanced Low-Dimension Materials,Donghua University,Shanghai 201620,China"should be replaced by"a State Key Laboratory of Advanced Fiber Materials,Center for Advanced Low-Dimension Materials,College of Materials Science and Engineering,Donghua University,Shanghai 201620,China".We apologized for the inconvenience caused by this error. 展开更多
关键词 erratum surface modification affiliation next generation sequencing chips reactive polymer platform advanced fiber materialscenter
原文传递
RISC-V SBI固件安全启动过程的形式化验证
4
作者 杨叶倩 戴鸿君 《计算机研究与发展》 北大核心 2026年第3期768-781,共14页
RISC-V SBI(supervisor binary interface)标准定义了RISC-V架构硬件与操作系统的接口规范。相比x86和ARM固件,SBI固件更合规、可靠;但现有版本仍存在启动正确性未验证、PMP(physical memory protection)物理地址访问等安全漏洞。为此,... RISC-V SBI(supervisor binary interface)标准定义了RISC-V架构硬件与操作系统的接口规范。相比x86和ARM固件,SBI固件更合规、可靠;但现有版本仍存在启动正确性未验证、PMP(physical memory protection)物理地址访问等安全漏洞。为此,提出了定理证明驱动的闭环形式化验证框架,开发经形式验证的SBI固件——SeSBI,并结合Dafny与Isabelle/HOL,以分层策略实现对启动过程的形式验证。为提高验证效率,提出RISC-V硬件模拟策略,统一建模固件与硬件的交互,从而显著降低验证开销。最终成功验证了SeSBI固件启动过程的功能正确性。结果表明,SeSBI以更简洁的代码实现SBI标准启动过程接口,并具备高度可靠性,为RISC-V生态系统提供了经形式验证的可信SBI固件实现。未来工作将扩展验证范围至更多高级属性,并优化验证工具以提升效率。 展开更多
关键词 risc-v SBI固件 形式化验证 定理证明 功能正确性
在线阅读 下载PDF
面向高压电源控制系统的RISC-V微控制器设计
5
作者 王京 李青 +2 位作者 陈俊宏 毛晓惠 夏于洋 《核聚变与等离子体物理》 北大核心 2026年第1期71-76,共6页
在托卡马克等离子体的辅助加热系统中,随着高压电源设备的不断增加,对高压电源控制系统的实时传输和数据可靠性有了更严苛的要求。为保障HL-3装置高压电源控制系统的稳定性及数据准确性,研究选用了Chisel语言,设计并开发了一款高压电源... 在托卡马克等离子体的辅助加热系统中,随着高压电源设备的不断增加,对高压电源控制系统的实时传输和数据可靠性有了更严苛的要求。为保障HL-3装置高压电源控制系统的稳定性及数据准确性,研究选用了Chisel语言,设计并开发了一款高压电源控制系统的RISC-V微控制器。设计的实现采用了诸如数据前推和分支预测等流水线相关技术以创建一个单发射五级流水线微控制器。这款微控制器已成功通过预定的测试集,并能在高云Tang Primer 25K开发板上顺利运行RT-Thread嵌入式实时操作系统的运行测试。在功耗受限的条件下,此RISC-V微控制器能够高效地执行数据处理,满足可控核聚变领域对嵌入式微控制器开源可定制化设计及可靠性的需求。 展开更多
关键词 可控核聚变 risc-v微控制器 嵌入式系统
在线阅读 下载PDF
基于指令串行融合的RISC-V向量处理器计算方法
6
作者 李凯歌 高鑫 杨孟飞 《微电子学与计算机》 2026年第3期155-163,共9页
在传统冯诺依曼计算机架构中,卷积神经网络、矩阵计算与快速傅里叶变换等算法存在频繁的数据重用,导致向量处理器流水线中产生大量写后读指令,易引发数据冲突。同时,数据在向量寄存器和计算单元之间的反复传输带来了显著的功耗开销。针... 在传统冯诺依曼计算机架构中,卷积神经网络、矩阵计算与快速傅里叶变换等算法存在频繁的数据重用,导致向量处理器流水线中产生大量写后读指令,易引发数据冲突。同时,数据在向量寄存器和计算单元之间的反复传输带来了显著的功耗开销。针对上述问题,提出了一种面向向量计算的数据冲突解决机制。通过利用数据重用减少数据流动,从而降低计算芯片功耗。将该方法应用于RISC-V向量处理器的仿真实验表明:在128×128矩阵乘法计算时,整体芯片功耗降低约5.8%;在计算神经卷积网络算法时,功耗降低约6.2%。该方法具有轻量化的特点,所引入的面积开销可忽略不计。 展开更多
关键词 risc-v 向量处理器 矩阵计算 能效
在线阅读 下载PDF
RISC-V对比ARM64的跨架构内核性能评估与缺陷挖掘
7
作者 吴雨薇 徐天宇 +1 位作者 杨旺 于佳耕 《计算机系统应用》 2026年第1期129-140,共12页
RISC-V正处于蓬勃发展的阶段,其软件生态的移植和构建工作也在持续推进.由于操作系统本身的复杂性,其性能评估通常仅停留在模块级别,而难以在函数实现层面进行系统性的评估.在软件适配过程中,往往会借鉴ARM等成熟架构的优化策略.本文提... RISC-V正处于蓬勃发展的阶段,其软件生态的移植和构建工作也在持续推进.由于操作系统本身的复杂性,其性能评估通常仅停留在模块级别,而难以在函数实现层面进行系统性的评估.在软件适配过程中,往往会借鉴ARM等成熟架构的优化策略.本文提出了一种基于跨架构比较的细粒度内核性能评估与缺陷挖掘方法.该方法通过跨架构上下文匹配和架构特定的性能异常检测,使评估重点从模块级别转向函数级别.本文将该方法应用于Linux 5.10内核的RISC-V与ARM之间的性能对比,揭示了RISC-V在性能上的不足.通过选定的测试套件进行实验,在25个被识别为异常的上下文中,检测出了9个RISC-V的性能问题,其中80%被归类为高优先级问题,这表明该方法的评估准确率达80%,该方法能够在架构适配过程中快速、准确地识别潜在的性能问题. 展开更多
关键词 risc-v 操作系统 跨架构 性能评估 细粒度对比
在线阅读 下载PDF
Compact Cold-Atom Platform Based on Optical Grating and Planar Coil Chips
8
作者 Chang-Jiang Huang Lei Xu +4 位作者 Liang Chen Chuan-Feng Li Guang-Can Guo Chang-Ling Zou Guo-Yong Xiang 《Chinese Physics Letters》 2025年第6期58-62,共5页
We present a compact cold atom platform where an optical grating chip and planar coil chip are placed inside a compact vacuum chamber to create a magneto-optical trap.This approach significantly reduces the system vol... We present a compact cold atom platform where an optical grating chip and planar coil chip are placed inside a compact vacuum chamber to create a magneto-optical trap.This approach significantly reduces the system volume to about 20×20×20 cm^(3) compared to conventional vacuum systems and offers greater flexibility in accessing the trapped atoms.We demonstrate the trapping of 3×10^(5) cold rubidium atoms at a temperature of 100μK in a vacuum pressure below 10^(−7) mbar.The simplified optical geometry,low power consumption,and high degree of integration make this a promising platform for portable and versatile cold-atom devices in quantum sensing,timing,and information processing. 展开更多
关键词 optical grating chip conventional vacuum systems planar coil chip rubidium atoms compact cold atom platform compact vacuum chamber
原文传递
Optimization of wide frequency range 6H-SiC MEMS chips for a fiber optic Fabry–Perot accelerometer
9
作者 Mariano Mahissi Xinli Ma +2 位作者 Weiming Cai Xianmin Zhang Michel Dossou 《Chinese Physics B》 2025年第7期326-332,共7页
Vibration detection using sensors with both wide working frequency range,good sensitivity,and other good performances is a topic of great interest in fields such as inertial navigation,deep-sea fishing boat engines co... Vibration detection using sensors with both wide working frequency range,good sensitivity,and other good performances is a topic of great interest in fields such as inertial navigation,deep-sea fishing boat engines condition monitoring,seismic monitoring,attitude,and heading reference system,etc.This paper investigates two 6H-SIC MEMS diaphragms,one triangular and the other square,used in a fiber optic Fabry–Perot(FP)accelerometer in an experimental scenario.The triangular chip shows a wide working frequency range of 630 Hz–5300 Hz,a natural frequency of 44.3 k Hz,and a mechanical sensitivity of 0.154 nm/g.An optimal structure of the square chip used in a probe such as a fiber optic FP accelerometer also shows a wide working frequency range of 120 Hz–2300 Hz;a good sensitivity of 31.5 m V/g,a resonance frequency of7873 Hz,an accuracy of 0.96%F.S.,a frequency measurement error of 1.15%,and an excellent linearity of 0.9995. 展开更多
关键词 triangular chip ACCELEROMETER MEMS working frequency range optical fiber
原文传递
基于RISC-V的AES_ll协处理器设计
10
作者 韩进 武泽伟 《计算机工程与科学》 北大核心 2026年第1期79-88,共10页
随着计算机技术的快速发展,数据的存储及运算量不断增加,安全、可靠且高效的数据存储及传输愈发重要,在众多加密算法中,AES算法是一种应用广泛的对称加密算法。研究的目标是对AES算法进行改进,令其更适用于硬件实现,以减小面积并提升处... 随着计算机技术的快速发展,数据的存储及运算量不断增加,安全、可靠且高效的数据存储及传输愈发重要,在众多加密算法中,AES算法是一种应用广泛的对称加密算法。研究的目标是对AES算法进行改进,令其更适用于硬件实现,以减小面积并提升处理性能。首先,提出了一种轻量化的AES算法AES_ll,并基于RISC-V指令集架构设计了4种自定义指令,以提高算法的灵活性并降低成本。其次,设计了专用的AES_ll协处理器并建立了一个可随机生成明文和对应密文的验证平台,以确保AES_ll算法的硬件实现在不同输入下的可靠性和稳定性。最后,在28 nm工艺下进行了综合,实验结果表明,所设计的AES_ll协处理器的吞吐率可达到2.976 Gbit/s,面积约为13.97 kgates,在吞吐率和面积比方面占有显著优势,为资源受限且对加解密有较高需求的领域提供了一种良好的解决方案。 展开更多
关键词 AES算法 协处理器 risc-v 指令扩展
在线阅读 下载PDF
Pathological quality control chips for tuberculosis
11
作者 Enru Ye Jing He +5 位作者 Lingna Zhang Chaofan He Qiuju Zhou Juan Xu Meifu Gan Yong He 《Bio-Design and Manufacturing》 2025年第6期962-975,I0024-I0027,共18页
Globally,approximately 10 million new tuberculosis(TB)cases are reported annually.Delayed diagnosis due to low detection rates is the primary cause of mortality.Although pathological examination is commonly used for d... Globally,approximately 10 million new tuberculosis(TB)cases are reported annually.Delayed diagnosis due to low detection rates is the primary cause of mortality.Although pathological examination is commonly used for diagnosing TB,5%-30%of cases remain undiagnosed,emphasizing the urgent need to establish quality control(QC)standards to reduce rates of misdiagnosis and missed diagnoses.To address this,we introduced a novel QC chip for detecting Mycobacterium tuberculosis(MTB).A quantitative pathological QC model was constructed by precisely and uniformly integrating MTB and HeLa cells into a photocurable hydrogel.This model was then sliced into uniform sections to create QC chips.It demonstrated that the QC chips exhibited no significant differences in intra-batch or inter-batch variation(coefficient of variation<5%),and remained stable at−80°C for one year.Furthermore,these chips were found to be 100%effective when tested with 240 clinical samples(200 with special staining and 40 with polymerase chain reaction).In addition to enhancing TB detection rates,this approach offers visualization,quantification,and sustainable production.Overall,this work provides a novel framework for developing QC chips for pathological testing,offering a reliable solution to enhance clinical diagnostic workflows. 展开更多
关键词 Mycobacterium tuberculosis(MTB) Pathological model Quality control(QC)chip
在线阅读 下载PDF
“Chinese Chips+Mexican Manufacturing+U.S.market”The Triangular Trade Reshapes the Auto Industry
12
作者 Yang Jing 《China's Foreign Trade》 2025年第5期28-31,共4页
The current global economic and trade landscape is undergoing profound changes.Since the outbreak of the China-US trade friction in 2018,the United States has systematically promoted the“de-Sinicizat ion”strategy in... The current global economic and trade landscape is undergoing profound changes.Since the outbreak of the China-US trade friction in 2018,the United States has systematically promoted the“de-Sinicizat ion”strategy in the supply chain through measures such as imposing tariffs,exercising technology blockades,and setting up industrial subsidy barriers.Chinese products,including automot ive par ts and elect ronic equipment,have been significantly impacted. 展开更多
关键词 imposing tariffsexercising technology blockadesand industrial subsidy barrierschinese supply chain Mexican manufacturing automot ive par ts U S market Chinese chips economic trade landscape
在线阅读 下载PDF
RISC-V架构赋能智能终端创新发展研究
13
作者 赵晖 《信息通信技术与政策》 2026年第3期22-29,共8页
智能终端正加速向轻量化、低功耗、高安全、定制化方向演进,传统芯片架构存在的授权约束、功耗瓶颈及灵活性不足等问题,已难以匹配多场景创新需求。第五代精简指令集(Reduced Instruction Set Computing-V,RISC-V)架构凭借开源免费、模... 智能终端正加速向轻量化、低功耗、高安全、定制化方向演进,传统芯片架构存在的授权约束、功耗瓶颈及灵活性不足等问题,已难以匹配多场景创新需求。第五代精简指令集(Reduced Instruction Set Computing-V,RISC-V)架构凭借开源免费、模块化定制、低功耗、高扩展性等核心优势,打破了传统架构垄断格局,成为智能终端产业转型升级的关键支撑。从技术突破、生态构建、产业协同3个维度发力,提出优化路径,旨在提升RISC-V与智能终端的适配协同能力,助力产业高质量发展。 展开更多
关键词 risc-v 智能终端 开源生态 低功耗
在线阅读 下载PDF
突破工业“缺芯”困局:国产RISC-V芯片如何撑起制造业自主脊梁?
14
作者 王诗怡 《中国科技信息》 2026年第8期132-134,共3页
01技术背景:当工厂的“大脑”被卡脖子汽车生产流水线、家电制造机床、智能仓储机器人,背后都藏着一个关键部件+工控芯片。它就像工业设备的“大脑”,指挥着每一个生产动作的精准执行。但在不少工厂里,都曾上演过这样的场景:进口的工控... 01技术背景:当工厂的“大脑”被卡脖子汽车生产流水线、家电制造机床、智能仓储机器人,背后都藏着一个关键部件+工控芯片。它就像工业设备的“大脑”,指挥着每一个生产动作的精准执行。但在不少工厂里,都曾上演过这样的场景:进口的工控设备突然故障,究其原因是核心芯片出了问题。 展开更多
关键词 工控芯片 国产risc-v芯片 工厂大脑 工业芯片
在线阅读 下载PDF
高争用场景下RISC-V架构处理器的动态功耗多目标优化研究
15
作者 沈鸿飞 《电脑知识与技术》 2026年第1期104-106,共3页
当多个核心同时访问共享资源时,总线仲裁机制会引入额外的等待时间,增加功耗开销,自旋锁在被占用时会增加空转功耗,且因抢占式任务调度频繁上下文切换而产生的动态功耗对处理器的执行效率造成较大影响。为此,文章研究了高争用场景下RIS... 当多个核心同时访问共享资源时,总线仲裁机制会引入额外的等待时间,增加功耗开销,自旋锁在被占用时会增加空转功耗,且因抢占式任务调度频繁上下文切换而产生的动态功耗对处理器的执行效率造成较大影响。为此,文章研究了高争用场景下RISC-V架构处理器的动态功耗多目标优化,分析多核处理器总线争用与功耗关系,对多核处理器总线争用下的动态功耗进行优化,缩短高优先级任务的等待时长,并避免线程占用下的核心空转,对自旋锁机制进行优化,降低功耗开销。插入低功耗调度指令,无任务时进入休眠,减少上下文切换的开销,降低动态功耗。通过实验对CoreMark和Dhrystone测试程序编译优化前后的功耗进行对比,所提方法能够显著降低RISC-V架构处理器的整体功耗,在RISC-V处理器的低功耗应用中表现较好。实验结果表明,该方法显著降低了处理器的整体功耗,在CoreMark和Dhrystone测试中分别降低了20.8%和20.0%,有效提高了处理器的执行效率。 展开更多
关键词 risc-v架构 编译 优化 低功耗 处理器
在线阅读 下载PDF
基于RISC-V单片机的图像采集存储系统设计分析
16
作者 席小卫 《数字技术与应用》 2026年第2期116-118,共3页
在科学技术高速发展的背景下,小型化、低功耗成为图像采集系统未来发展的必然趋势。基于此,本文提出一种以RISC-V单片机为依托的小型图像采集存储系统,分析RISC-V单片机的性质,阐述图像采集系统的设计要求,并从架构设计、硬件配置与软... 在科学技术高速发展的背景下,小型化、低功耗成为图像采集系统未来发展的必然趋势。基于此,本文提出一种以RISC-V单片机为依托的小型图像采集存储系统,分析RISC-V单片机的性质,阐述图像采集系统的设计要求,并从架构设计、硬件配置与软件开发3个维度,详细介绍具体的设计策略,旨在提高图像采集系统的功能性与实用性,减少能源消耗。一、引言在数字化时代,图像信息的获取与应用成为现代社会生产的关键环节,因此,图像采集存储系统在工业生产、航空航天、医疗卫生等领域被广泛应用。然而,当前部分图像采集存储系统仍存在体积大、功耗高的问题,给数据的高效传输与可靠应用造成不良影响。因此,本文提出将RISC-V单片机应用到图像采集存储系统的设计中,利用其高度灵活、自主可靠等优势特征,弥补传统图像采集存储系统存在的缺陷,以期为图像采集领域的长久稳健发展,以及现代化社会智能化、数字化转型升级提供积极的促进作用。 展开更多
关键词 risc-v单片机 图像采集存储系统
在线阅读 下载PDF
工业实时控制用容错双发射RISC-V处理器架构
17
作者 王诗怡 《无线互联科技》 2026年第1期1-6,共6页
为满足工业实时控制对高性能和高可靠性的需求,文章提出一款容错型双发射RISC-V处理器。其架构采用双发射乱序流水线与轻量级向量执行单元,提高控制算法执行效率;硬件级快速中断机制将响应降低至百纳秒级,增强系统确定性。针对工业环境... 为满足工业实时控制对高性能和高可靠性的需求,文章提出一款容错型双发射RISC-V处理器。其架构采用双发射乱序流水线与轻量级向量执行单元,提高控制算法执行效率;硬件级快速中断机制将响应降低至百纳秒级,增强系统确定性。针对工业环境软错误,文章设计轻量级双模冗余(Dual-Modular Redundancy, DMR)与局部检查点机制,实现低成本容错。外设互联和模拟前端采用紧耦合与抗干扰结构,以降低访问延迟并提升数据稳定性。基于40 nm工艺实现的处理器在800 MHz下功耗不足500 mW,表现出良好的工业应用潜力。 展开更多
关键词 risc-v 工业控制处理器 软错误容错 DMR 外设互联架构
在线阅读 下载PDF
RISC-V:开放指令集驱动人工智能与高性能计算革新
18
作者 孙冉 李成哲 +2 位作者 魏宏亮 吴震 刘超 《人工智能与机器人研究》 2026年第1期180-187,共8页
作为一种基于精简指令集计算(RISC)原则的开源指令集架构(ISA),RISC-V正深刻变革全球人工智能(AI)与高性能计算(HPC)的产业格局。其开放、模块化与可扩展性为处理器设计带来了前所未有的灵活性,成为应对AI、HPC等领域定制化需求的关键... 作为一种基于精简指令集计算(RISC)原则的开源指令集架构(ISA),RISC-V正深刻变革全球人工智能(AI)与高性能计算(HPC)的产业格局。其开放、模块化与可扩展性为处理器设计带来了前所未有的灵活性,成为应对AI、HPC等领域定制化需求的关键解决方案。本文系统梳理RISC-V的发展历程、技术特点与生态现状,结合典型案例深入探讨其在不同领域的应用实践,通过量化对比与规范引用强化论证,并对其未来发展面临的挑战和机遇进行展望。 展开更多
关键词 risc-v 精简指令集 BSD 人工智能 高性能计算
在线阅读 下载PDF
RISC-V开源架构战略下校企协同培育集成电路高职人才路径与模式研究
19
作者 尹雪梅 《电脑知识与技术》 2026年第6期169-172,共4页
在国家大力发展RISC-V开源架构以及应对集成电路产业人才紧缺的战略背景下,该研究旨在探索一条高职院校校企协同育人的创新路径。针对当前人才培养与产业需求脱节的困境,该文系统阐述了RISC-V战略发展为高职教育带来的融合机遇。研究核... 在国家大力发展RISC-V开源架构以及应对集成电路产业人才紧缺的战略背景下,该研究旨在探索一条高职院校校企协同育人的创新路径。针对当前人才培养与产业需求脱节的困境,该文系统阐述了RISC-V战略发展为高职教育带来的融合机遇。研究核心在于构建并论证了一条涵盖“共建实训基地、协同开发课程、联合培养师资、共同实施项目、协同开展创新”的五位一体校企协同实践路径。该研究通过整合RISC-V产业生态与高职教育资源,旨在实现教育链、产业链、人才链、创新链的精准对接。该研究为高职集成电路专业应对技术变革、培养自主可控技术技能人才提供了系统性的理论框架与可复制的实践方案。 展开更多
关键词 开源架构 risc-v 校企协同 集成电路 高职教育 人才培养
在线阅读 下载PDF
A Comprehensive Literature Review of AI-Driven Application Mapping and Scheduling Techniques for Network-on-Chip Systems
20
作者 Naveed Ahmad Muhammad Kaleem +5 位作者 Mourad Elloumi Muhammad Azhar Mushtaq Ahlem Fatnassi Mohd Fazil Anas Bilal Abdulbasit A.Darem 《Computer Modeling in Engineering & Sciences》 2026年第1期118-155,共38页
Network-on-Chip(NoC)systems are progressively deployed in connecting massively parallel megacore systems in the new computing architecture.As a result,application mapping has become an important aspect of performance ... Network-on-Chip(NoC)systems are progressively deployed in connecting massively parallel megacore systems in the new computing architecture.As a result,application mapping has become an important aspect of performance and scalability,as current trends require the distribution of computation across network nodes/points.In this paper,we survey a large number of mapping and scheduling techniques designed for NoC architectures.This time,we concentrated on 3D systems.We take a systematic literature review approach to analyze existing methods across static,dynamic,hybrid,and machine-learning-based approaches,alongside preliminary AI-based dynamic models in recent works.We classify them into several main aspects covering power-aware mapping,fault tolerance,load-balancing,and adaptive for dynamic workloads.Also,we assess the efficacy of each method against performance parameters,such as latency,throughput,response time,and error rate.Key challenges,including energy efficiency,real-time adaptability,and reinforcement learning integration,are highlighted as well.To the best of our knowledge,this is one of the recent reviews that identifies both traditional and AI-based algorithms for mapping over a modern NoC,and opens research challenges.Finally,we provide directions for future work toward improved adaptability and scalability via lightweight learned models and hierarchical mapping frameworks. 展开更多
关键词 Application mapping mapping techniques NETWORK-ON-chip system on chip optimisation
在线阅读 下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部