期刊文献+
共找到277篇文章
< 1 2 14 >
每页显示 20 50 100
基于RISC V自定义指令的数学函数的高效实现
1
作者 邢根 胡志远 毕大炜 《集成电路与嵌入式系统》 2025年第5期1-7,共7页
在工业控制算法中,数学函数的计算往往需要大量的时钟周期,会影响算法的性能。本文对相关数学函数计算方法进行深入分析和方案对比,设计了一种适合硬件电路实现的基于Remez算法的分段查表多项式拟合方法来计算浮点数学函数,同时实现了... 在工业控制算法中,数学函数的计算往往需要大量的时钟周期,会影响算法的性能。本文对相关数学函数计算方法进行深入分析和方案对比,设计了一种适合硬件电路实现的基于Remez算法的分段查表多项式拟合方法来计算浮点数学函数,同时实现了相应的硬件电路以RISC-V自定义指令的方式与RISC-V处理器内核紧耦合。实验结果表明,与无自定义扩展指令相比,处理器计算数学函数的延迟减小了93.62%。相较于CORDIC指令集计算数学函数的方法,计算延迟减小了79.83%。这一成果为低成本、高实时性要求的RISC-V架构的嵌入式微处理器提供了新的思路和解决方案。 展开更多
关键词 risc-v 软硬件协同优化 数学函数 分段多项式拟合 嵌入式系统
在线阅读 下载PDF
RISC V标准指令集的六级流水线设计 被引量:2
2
作者 张旭 韩跃平 +1 位作者 唐道光 武杰 《单片机与嵌入式系统应用》 2022年第10期36-39,44,共5页
基于RISC V标准指令集,提出一种六级流水线设计方法。首先,分析了流水线级数对处理器性能的影响,在经典五级流水线的基础上将流水线划分为6个阶段,缩短时延,提高主频。其次,为解决流水线中的冒险问题,采用定向前推和插入纵向气泡的方式... 基于RISC V标准指令集,提出一种六级流水线设计方法。首先,分析了流水线级数对处理器性能的影响,在经典五级流水线的基础上将流水线划分为6个阶段,缩短时延,提高主频。其次,为解决流水线中的冒险问题,采用定向前推和插入纵向气泡的方式处理数据冒险问题,使用流水线冲刷解决流水线中控制冒险问题。最后,在EDA工具中,采用RISC V标准指令集对本设计进行仿真测试,并在FPGA上实现,运行时钟频率可达78.2 MHz。 展开更多
关键词 risc v 处理器架构 流水线 数据冒险
在线阅读 下载PDF
香山开源高性能RISC V处理器敏捷设计实践 被引量:2
3
作者 王凯帆 徐易难 +2 位作者 何伟 张科 包云岗 《单片机与嵌入式系统应用》 2022年第12期4-6,36,共4页
2019年,在中国科学院支持下,由中国科学院计算技术研究所牵头发起“香山”高性能开源RISC V处理器项目,研发出目前国际上性能最高的开源高性能RISC V处理器核“香山”,在开源项目托管平台GitHub上获得超过3000个星标,形成360多个分支,... 2019年,在中国科学院支持下,由中国科学院计算技术研究所牵头发起“香山”高性能开源RISC V处理器项目,研发出目前国际上性能最高的开源高性能RISC V处理器核“香山”,在开源项目托管平台GitHub上获得超过3000个星标,形成360多个分支,成为国际上广受关注的开源硬件项目之一,得到国内外企业的支持。2021年6月22日,“香山”开源高性能RISC V处理器在首届RISC V中国峰会上亮相,引起了各界的广泛关注。本文根据第二届RISC V中国峰会的主会报告“香山开源高性能RISC V处理器敏捷设计实践”整理而成,分享香山过去一年的总体进展。 展开更多
关键词 risc v 高性能处理器 SERvE
在线阅读 下载PDF
国产化RISC V芯片的健康管理工程设计及实践 被引量:2
4
作者 王铜柱 张宇 罗云鹏 《单片机与嵌入式系统应用》 2023年第11期25-28,62,共5页
为了实现基于国产化RISC V芯片的低成本健康管理工程,提出了一种使用两颗低成本单片机的级联方案。将健康管理工程互为备份地实现在两颗芯片上,通过芯片间交互协议同步信息,同时主控芯片也可访问到单片机上的信息。实测结果表明,基于国... 为了实现基于国产化RISC V芯片的低成本健康管理工程,提出了一种使用两颗低成本单片机的级联方案。将健康管理工程互为备份地实现在两颗芯片上,通过芯片间交互协议同步信息,同时主控芯片也可访问到单片机上的信息。实测结果表明,基于国产化RISC V芯片的健康管理工程能够实现稳定、可靠的数据传输,满足系统设计需求。 展开更多
关键词 risc v芯片 健康管理 CAN接口 GD32vF103
在线阅读 下载PDF
基于RISC V的模块复用SM4密码协处理器的设计 被引量:1
5
作者 王经纶 王海婷 +1 位作者 秋小强 陈逸风 《集成电路与嵌入式系统》 2024年第10期49-55,共7页
针对当前网络数据量大,同时人们对网络数据保密的重视及需求的提高等问题现状,设计并实现了基于蜂鸟E203开源RISC V处理器的SM4密码协处理器。以蜂鸟E203 MCU平台为基础,通过5条自定义扩展指令在蜂鸟E203上扩展了SM4密码协处理器,用户... 针对当前网络数据量大,同时人们对网络数据保密的重视及需求的提高等问题现状,设计并实现了基于蜂鸟E203开源RISC V处理器的SM4密码协处理器。以蜂鸟E203 MCU平台为基础,通过5条自定义扩展指令在蜂鸟E203上扩展了SM4密码协处理器,用户可通过在软件端编写程序代码调用协处理器核进行数据的加解密,与无扩展指令相比,其吞吐率可达153.75倍。同时研究SM4加解密算法,针对密钥扩展和加解密部分重复的算法采用模块复用实现,以减小电路面积。在UMC 28 nm工艺下,SM4加密核综合后面积为7098.8μm^(2),时钟频率最高可达200 MHz,数据吞吐率可达775.758 Mbit/s。SM4协处理器在时钟频率为100 MHz下数据吞吐率可达150.588 Mbit/s。 展开更多
关键词 risc v SM4 协处理器 硬件加速 指令扩展
在线阅读 下载PDF
RISC V嵌入式操作系统的一种内存保护方法研究
6
作者 崔永旭 王鑫 +3 位作者 胡启龙 樊琳 梁华 刘永富 《单片机与嵌入式系统应用》 2022年第12期46-48,53,共4页
内存保护机制是嵌入式操作系统研究中的一个重点和难点问题。RISC V处理器使用物理内存保护单元(PMP)进行内存访问保护,防止数据区破坏和堆栈溢出引起的系统异常。一般嵌入式系统的内核和各个任务不是孤立的,导致无法在代码区和数据区... 内存保护机制是嵌入式操作系统研究中的一个重点和难点问题。RISC V处理器使用物理内存保护单元(PMP)进行内存访问保护,防止数据区破坏和堆栈溢出引起的系统异常。一般嵌入式系统的内核和各个任务不是孤立的,导致无法在代码区和数据区直接设置内存保护。提出了一种基于RISC V的嵌入式操作系统内存保护方法,操作系统为每个应用分配独立的代码区和数据区,从应用安装、启动、运行到任务切换来获取并设置PMP保护的参数,从而实现了高效灵活的内存保护方法,确保系统稳定可靠地运行。 展开更多
关键词 risc v PMP 内存保护 任务启动 任务切换
在线阅读 下载PDF
RISC-V SBI固件安全启动过程的形式化验证
7
作者 杨叶倩 戴鸿君 《计算机研究与发展》 北大核心 2026年第3期768-781,共14页
RISC-V SBI(supervisor binary interface)标准定义了RISC-V架构硬件与操作系统的接口规范。相比x86和ARM固件,SBI固件更合规、可靠;但现有版本仍存在启动正确性未验证、PMP(physical memory protection)物理地址访问等安全漏洞。为此,... RISC-V SBI(supervisor binary interface)标准定义了RISC-V架构硬件与操作系统的接口规范。相比x86和ARM固件,SBI固件更合规、可靠;但现有版本仍存在启动正确性未验证、PMP(physical memory protection)物理地址访问等安全漏洞。为此,提出了定理证明驱动的闭环形式化验证框架,开发经形式验证的SBI固件——SeSBI,并结合Dafny与Isabelle/HOL,以分层策略实现对启动过程的形式验证。为提高验证效率,提出RISC-V硬件模拟策略,统一建模固件与硬件的交互,从而显著降低验证开销。最终成功验证了SeSBI固件启动过程的功能正确性。结果表明,SeSBI以更简洁的代码实现SBI标准启动过程接口,并具备高度可靠性,为RISC-V生态系统提供了经形式验证的可信SBI固件实现。未来工作将扩展验证范围至更多高级属性,并优化验证工具以提升效率。 展开更多
关键词 risc-v SBI固件 形式化验证 定理证明 功能正确性
在线阅读 下载PDF
基于指令串行融合的RISC-V向量处理器计算方法
8
作者 李凯歌 高鑫 杨孟飞 《微电子学与计算机》 2026年第3期155-163,共9页
在传统冯诺依曼计算机架构中,卷积神经网络、矩阵计算与快速傅里叶变换等算法存在频繁的数据重用,导致向量处理器流水线中产生大量写后读指令,易引发数据冲突。同时,数据在向量寄存器和计算单元之间的反复传输带来了显著的功耗开销。针... 在传统冯诺依曼计算机架构中,卷积神经网络、矩阵计算与快速傅里叶变换等算法存在频繁的数据重用,导致向量处理器流水线中产生大量写后读指令,易引发数据冲突。同时,数据在向量寄存器和计算单元之间的反复传输带来了显著的功耗开销。针对上述问题,提出了一种面向向量计算的数据冲突解决机制。通过利用数据重用减少数据流动,从而降低计算芯片功耗。将该方法应用于RISC-V向量处理器的仿真实验表明:在128×128矩阵乘法计算时,整体芯片功耗降低约5.8%;在计算神经卷积网络算法时,功耗降低约6.2%。该方法具有轻量化的特点,所引入的面积开销可忽略不计。 展开更多
关键词 risc-v 向量处理器 矩阵计算 能效
在线阅读 下载PDF
RISC-V对比ARM64的跨架构内核性能评估与缺陷挖掘
9
作者 吴雨薇 徐天宇 +1 位作者 杨旺 于佳耕 《计算机系统应用》 2026年第1期129-140,共12页
RISC-V正处于蓬勃发展的阶段,其软件生态的移植和构建工作也在持续推进.由于操作系统本身的复杂性,其性能评估通常仅停留在模块级别,而难以在函数实现层面进行系统性的评估.在软件适配过程中,往往会借鉴ARM等成熟架构的优化策略.本文提... RISC-V正处于蓬勃发展的阶段,其软件生态的移植和构建工作也在持续推进.由于操作系统本身的复杂性,其性能评估通常仅停留在模块级别,而难以在函数实现层面进行系统性的评估.在软件适配过程中,往往会借鉴ARM等成熟架构的优化策略.本文提出了一种基于跨架构比较的细粒度内核性能评估与缺陷挖掘方法.该方法通过跨架构上下文匹配和架构特定的性能异常检测,使评估重点从模块级别转向函数级别.本文将该方法应用于Linux 5.10内核的RISC-V与ARM之间的性能对比,揭示了RISC-V在性能上的不足.通过选定的测试套件进行实验,在25个被识别为异常的上下文中,检测出了9个RISC-V的性能问题,其中80%被归类为高优先级问题,这表明该方法的评估准确率达80%,该方法能够在架构适配过程中快速、准确地识别潜在的性能问题. 展开更多
关键词 risc-v 操作系统 跨架构 性能评估 细粒度对比
在线阅读 下载PDF
基于RISC-V的AES_ll协处理器设计
10
作者 韩进 武泽伟 《计算机工程与科学》 北大核心 2026年第1期79-88,共10页
随着计算机技术的快速发展,数据的存储及运算量不断增加,安全、可靠且高效的数据存储及传输愈发重要,在众多加密算法中,AES算法是一种应用广泛的对称加密算法。研究的目标是对AES算法进行改进,令其更适用于硬件实现,以减小面积并提升处... 随着计算机技术的快速发展,数据的存储及运算量不断增加,安全、可靠且高效的数据存储及传输愈发重要,在众多加密算法中,AES算法是一种应用广泛的对称加密算法。研究的目标是对AES算法进行改进,令其更适用于硬件实现,以减小面积并提升处理性能。首先,提出了一种轻量化的AES算法AES_ll,并基于RISC-V指令集架构设计了4种自定义指令,以提高算法的灵活性并降低成本。其次,设计了专用的AES_ll协处理器并建立了一个可随机生成明文和对应密文的验证平台,以确保AES_ll算法的硬件实现在不同输入下的可靠性和稳定性。最后,在28 nm工艺下进行了综合,实验结果表明,所设计的AES_ll协处理器的吞吐率可达到2.976 Gbit/s,面积约为13.97 kgates,在吞吐率和面积比方面占有显著优势,为资源受限且对加解密有较高需求的领域提供了一种良好的解决方案。 展开更多
关键词 AES算法 协处理器 risc-v 指令扩展
在线阅读 下载PDF
工业实时控制用容错双发射RISC-V处理器架构
11
作者 王诗怡 《无线互联科技》 2026年第1期1-6,共6页
为满足工业实时控制对高性能和高可靠性的需求,文章提出一款容错型双发射RISC-V处理器。其架构采用双发射乱序流水线与轻量级向量执行单元,提高控制算法执行效率;硬件级快速中断机制将响应降低至百纳秒级,增强系统确定性。针对工业环境... 为满足工业实时控制对高性能和高可靠性的需求,文章提出一款容错型双发射RISC-V处理器。其架构采用双发射乱序流水线与轻量级向量执行单元,提高控制算法执行效率;硬件级快速中断机制将响应降低至百纳秒级,增强系统确定性。针对工业环境软错误,文章设计轻量级双模冗余(Dual-Modular Redundancy, DMR)与局部检查点机制,实现低成本容错。外设互联和模拟前端采用紧耦合与抗干扰结构,以降低访问延迟并提升数据稳定性。基于40 nm工艺实现的处理器在800 MHz下功耗不足500 mW,表现出良好的工业应用潜力。 展开更多
关键词 risc-v 工业控制处理器 软错误容错 DMR 外设互联架构
在线阅读 下载PDF
面向RISC-V平台的安全高效固件可信平台模块设计与实现 被引量:1
12
作者 王杰 王鹃 《电子与信息学报》 北大核心 2025年第7期2385-2395,共11页
可信平台模块(TPM)作为提升系统安全性的核心技术,能够提供基于硬件的密钥管理、可信启动和远程认证等安全功能。然而,当前RISC-V平台普遍缺乏TPM支持,限制了其在嵌入式和云计算场景中的安全能力。为解决这一问题,该文设计并实现了RfTP... 可信平台模块(TPM)作为提升系统安全性的核心技术,能够提供基于硬件的密钥管理、可信启动和远程认证等安全功能。然而,当前RISC-V平台普遍缺乏TPM支持,限制了其在嵌入式和云计算场景中的安全能力。为解决这一问题,该文设计并实现了RfTPM——一种面向RISC-V平台的固件可信平台模块(fTPM)架构,无需额外硬件单元或安全扩展即可提供等效的安全功能。针对执行隔离、可信启动、高效通信和安全时钟等关键挑战,在RfTPM中,该文提出了创新解决方案,包括:基于RISC-V物理内存保护(PMP)机制的内存隔离以及结合DRAM物理不可克隆函数(PUF)与Flash锁定的静态数据保护、基于延迟度量扩展的可信启动机制、基于动态权限交换页的高效通信机制以及基于RISC-V硬件计时器的细粒度安全时钟。该文构建了RfTPM的原型系统,对其进行了安全性分析并在Genesys2 FPGA平台模拟的Rocket Core上进行了性能测试。实验结果表明,RfTPM在保证安全性的同时在大多数TPM命令处理中有比较显著的性能优势。 展开更多
关键词 可信平台模块 固件可信平台模块 risc-v 可信启动
在线阅读 下载PDF
面向国产RISC-V芯片的高效高精度求和与点积算法
13
作者 李骥 邱琪 +4 位作者 张翔 肖调杰 孟祥飞 龚春叶 冯超超 《小型微型计算机系统》 北大核心 2025年第11期2798-2806,共9页
RISC-V作为一种新兴的开源精简指令集架构,是后摩尔时代处理器技术发展与创新的关键之一.浮点求和与点积运算是数值运算的基础组成部分,在众多领域应用广泛.目前RISC-V架构尚未适配兼具高精度和高效率的求和与点积运算算法,这是因为现... RISC-V作为一种新兴的开源精简指令集架构,是后摩尔时代处理器技术发展与创新的关键之一.浮点求和与点积运算是数值运算的基础组成部分,在众多领域应用广泛.目前RISC-V架构尚未适配兼具高精度和高效率的求和与点积运算算法,这是因为现有优化方案难以良好地平衡运算精度和效率,要么侧重于低精度算法效率,要么通过牺牲效率实现高精度运算.本文利用RVV(RISC-V Vector instruction set extension,RVV)矢量扩展指令,设计并实现了一种基于无误差变换技术的高效、高精度求和与点积算法.首先避免使用规约指令以防止运算精度降低,实现并优化两类运算基于RVV的向量化算法;其次根据算法中的数据依赖关系,对寄存器配置参数进行优化.最后针对算法核心步骤进行汇编优化,增加指令级并行度,提高流水线利用率.实验结果表明,与两类运算操作的原始算法相比,优化后的算法运算效率分别提高了4.4和4.2倍.优化后的算法与多精度库MPFR中的四精度算法有相同精度,但其运算效率明显优于后者,其计算速度与OpenBLAS的双精度计算速度相当. 展开更多
关键词 risc-v 点积 求和 无误差变换 高精度 向量化
在线阅读 下载PDF
基于RISC-V单片机的图像采集存储系统设计
14
作者 刘峰 孟令军 刘昕昊 《仪表技术与传感器》 北大核心 2025年第2期40-44,共5页
针对当前嵌入式图像抓拍存储系统体积大、功耗高,提出了一种体积小、功耗低、基于RISC-V单片机的图像采集存储系统。系统采用RISC-V架构的单片机CH565W作为系统主控,使用CMOS传感器作为图像采集前端,使用eMMC芯片作为图像存储介质。系... 针对当前嵌入式图像抓拍存储系统体积大、功耗高,提出了一种体积小、功耗低、基于RISC-V单片机的图像采集存储系统。系统采用RISC-V架构的单片机CH565W作为系统主控,使用CMOS传感器作为图像采集前端,使用eMMC芯片作为图像存储介质。系统测试结果表明:上位机可以实时显示分辨率为1 600 pixel×1 200 pixel、帧率为15 fps的视频,系统在低功耗模式下功耗为6.5 mW,系统正常工作时,整机功耗为750 mW,图像数据的平均存储速率为3.43 MB/s。 展开更多
关键词 risc-v CH565W 嵌入式 低功耗
在线阅读 下载PDF
基于RISC-V的农田智能灌溉控制系统研究 被引量:4
15
作者 王猛 王凯 +4 位作者 张杰 杨张青 赵巧丽 秦一浪 李国强 《农机化研究》 北大核心 2025年第5期51-58,共8页
为提高农田灌溉水分利用率,明确不同土质对灌溉量的影响,利用RISC-V架构芯片构建了一种基于模型的灌溉控制系统。该系统以GD32VF103VBT6芯片为核心MCU,包括主控制器、通信、传感器、灌溉量计算和安全作业等功能模块。通过量化不同类型... 为提高农田灌溉水分利用率,明确不同土质对灌溉量的影响,利用RISC-V架构芯片构建了一种基于模型的灌溉控制系统。该系统以GD32VF103VBT6芯片为核心MCU,包括主控制器、通信、传感器、灌溉量计算和安全作业等功能模块。通过量化不同类型土壤水分运移动态的差异,依据土壤中沙粒、黏粒等组分比例,构建了适用于不同土壤质地的灌溉量估算模型。系统结合土壤墒情传感器获取的田间实时墒情数据,计算各轮灌区域最佳灌溉量,并根据灌溉量控制各灌区电磁阀开启时间,实现自动灌溉。该系统具有测墒灌溉、远程控制、水肥一体化灌溉、自动化轮灌等功能。研究结果表明:与传统农户经验灌溉方式相比,该系统能够显著降低作物灌溉量17.3%,但对籽粒产量的影响较小,仅降低了0.16%;与土壤水分动态平衡模型相比,该系统灌溉量降低了9.2%,产量提高了0.19%。此系统的研究和应用在保证作物产量稳定的前提下,能有效降低农田灌溉量,对发展智慧节水农业有重要意义。 展开更多
关键词 灌溉控制系统 risc-v 土壤质地 节水灌溉 灌溉量模型
在线阅读 下载PDF
基于RISC-V的贯穿式“微处理器”课程群创新教学实践
16
作者 范赐恩 《教育教学论坛》 2025年第53期93-96,共4页
针对传统“微处理器”教学中存在的课程知识割裂、内容滞后于产业发展、实践能力培养不足等问题,提出并实践了一种基于RISC-V指令集架构的贯穿式课程群创新教学模式。该模式以RISC-V为技术主线,构建了“三阶次”递进式教学内容体系,并... 针对传统“微处理器”教学中存在的课程知识割裂、内容滞后于产业发展、实践能力培养不足等问题,提出并实践了一种基于RISC-V指令集架构的贯穿式课程群创新教学模式。该模式以RISC-V为技术主线,构建了“三阶次”递进式教学内容体系,并辅以“学、练、训、研、赛”五级融合创新的实践体系,旨在培养学生的系统性思维、软硬件协同设计能力及工程实践能力。实践表明,该教学模式有效打破了课程壁垒,激发了学生的学习内驱力,显著提升了学生的综合能力,并取得了丰硕的竞赛成果,为新工科背景下的教育教学改革提供了有益的依据。 展开更多
关键词 risc-v 微处理器课程群 教学改革 贯穿式教学
在线阅读 下载PDF
基于RISC-V嵌入式指令集的处理器核实现与仿真实验设计
17
作者 李秀滢 鄂佳言 武秀云 《北京电子科技学院学报》 2025年第4期147-158,共12页
面向国家集成电路产业的战略需求与新工科的人才培养目标,传统EDA实践教学在培养学生系统级设计与验证能力方面暴露了诸多局限。为解决传统EDA教学中处理器核设计实践缺失、项目工程复杂度不足、学生系统级设计与验证能力培养欠缺等问题... 面向国家集成电路产业的战略需求与新工科的人才培养目标,传统EDA实践教学在培养学生系统级设计与验证能力方面暴露了诸多局限。为解决传统EDA教学中处理器核设计实践缺失、项目工程复杂度不足、学生系统级设计与验证能力培养欠缺等问题,本文设计并实践了一套基于开源RISC-V指令集的处理器核的硬件实现与仿真实验案例。通过将开源指令集架构与前沿仿真技术引入实验教学,设计了贯穿微架构实现到全流程验证的综合性项目,并搭建了基于Verilator的仿真平台。该案例旨在激发学生对处理器底层工作原理的探索兴趣,提升其系统建模、工程实现与调试分析的综合能力,对于为我国集成电路产业培养具备核心设计能力的创新型人才具有重要的实践意义。 展开更多
关键词 risc-v 处理器核设计 实验教学案例
在线阅读 下载PDF
A RISC-V 32-bit microprocessor on two-dimensional semiconductor platform
18
作者 Di Zhang Yang Li 《Journal of Semiconductors》 2025年第8期2-4,共3页
With the rapid development of information technology,the demand for high-performance and low-power microprocessors continues to grow.Traditional silicon-based semiconductor technologies have encountered numerous bottl... With the rapid development of information technology,the demand for high-performance and low-power microprocessors continues to grow.Traditional silicon-based semiconductor technologies have encountered numerous bottlenecks in performance enhancement,such as drain-induced barrier lowering,reduced mobility caused by interface scattering,and limited current on/off ratios. 展开更多
关键词 two dimensional semiconductor low power risc v MICROPROCESSOR performance information technology reduced mobility drain induced barrier lowering
在线阅读 下载PDF
NA-ROB:基于RISC-V超标量处理器的改进 被引量:2
19
作者 景超霞 刘杰 +1 位作者 李洪奎 刘红海 《计算机应用研究》 北大核心 2025年第2期519-522,共4页
重排序缓存(ROB)是超标量处理器中的重要模块,用于确保乱序执行的指令能够正确地完成和提交。然而,在大规模超标量处理器中,存在ROB阻塞以及ROB容量有限的问题。为了解决上述问题并提高处理器性能,提出了零寄存器分配策略,通过将没有目... 重排序缓存(ROB)是超标量处理器中的重要模块,用于确保乱序执行的指令能够正确地完成和提交。然而,在大规模超标量处理器中,存在ROB阻塞以及ROB容量有限的问题。为了解决上述问题并提高处理器性能,提出了零寄存器分配策略,通过将没有目的寄存器的指令单独存储来避免占用ROB表项。同时,引入容量可动态调整的缓存结构(AROB),将长延时指令与普通指令分别存储在ROB和AROB中,以降低长延时指令导致的阻塞。改进后的超标量处理器被命名为NA-ROB,经过SPEC 2006基准测试程序的实验评估,结果表明,NA-ROB超标量处理器相比于传统的ROB超标量处理器,平均IPC提升了66%,同时ROB的阻塞概率降低了48%。因此,所提出的改进方法显著提升了处理器的整体性能和效率。 展开更多
关键词 risc-v指令集 超标量处理器 ROB AROB 零寄存器分配策略
在线阅读 下载PDF
基于多操作数的RISC-V指令集设计与功能优化方法 被引量:2
20
作者 张钰儿 席宇浩 刘鹏 《计算机工程与科学》 北大核心 2025年第6期968-975,共8页
RISC-V架构凭借其开放性和模块化的指令集架构(ISA)设计,为特定应用及其软件生态系统的定制指令集成提供了良好支持,使其能够高效处理复杂算法并执行重复性操作。然而,由于操作数数量的限制,为RISC-V处理器设计加速指令仍面临挑战。传... RISC-V架构凭借其开放性和模块化的指令集架构(ISA)设计,为特定应用及其软件生态系统的定制指令集成提供了良好支持,使其能够高效处理复杂算法并执行重复性操作。然而,由于操作数数量的限制,为RISC-V处理器设计加速指令仍面临挑战。传统处理器加速方法通常采用“2输入1输出”模型,这在一定程度上限制了复杂操作的灵活性与执行效率。为突破该限制,提出了一种多操作数增强指令集的设计方法。该方法通过引入多操作数加速机制,突破了传统模型的结构性约束,为多输入多输出任务提供了灵活的指令接口。为验证所提机制的有效性,基于Western Digital开源的RISC-V VeeR EH1处理器核实现了该设计,并在FPGA平台上进行了基准测试,涵盖SHA-256,SHA-1以及FIR/IIR滤波器等典型算法。实验结果表明,在FPGA平台上的逻辑资源开销控制在3%以内的情况下,处理器性能最高提升可达14%。与传统“2输入1输出”加速方法相比,所提出的增强指令集设计能够显著提升RISC-V在复杂任务处理中的性能,展示了其在嵌入式计算和专用加速领域的潜在优势。 展开更多
关键词 risc-v 自定义指令 软硬件协同设计
在线阅读 下载PDF
上一页 1 2 14 下一页 到第
使用帮助 返回顶部