期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到2篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
Questasim的高级应用技巧在工程实践中的应用
1
作者 刘淑涛 孙雪晶 《中国集成电路》 2012年第11期68-71,共4页
Questasim在硬件设计和仿真验证中得到了广泛的应用,除基础仿真应用外,工具提供的代码覆盖率分析和仿真波形比较两种功能在实际应用中具有重要意义,可以有效地提高测试效率,减少冗余代码,缩短设计和验证时间,加强测试激励的完整性。本... Questasim在硬件设计和仿真验证中得到了广泛的应用,除基础仿真应用外,工具提供的代码覆盖率分析和仿真波形比较两种功能在实际应用中具有重要意义,可以有效地提高测试效率,减少冗余代码,缩短设计和验证时间,加强测试激励的完整性。本文介绍了如何在设计中应用上述两种功能,并结合实际项目分析了其在设计流程中应用的意义。 展开更多
关键词 questasim 覆盖率分析 波形比较 验证
在线阅读 下载PDF
基于System Verilog的随机测试用例设计
2
作者 张妙琳 刘磊 张军齐 《工业控制计算机》 2022年第3期16-18,共3页
对RTL级代码进行功能验证的常用方法是仿真,即使用EDA工具模拟待测设计的实际工作情况,验证待测设计的正确性。对于功能不复杂的待测设计,提出了一种基于System Verilog语言的随机测试用例设计方法,可以提高测试的完整性且具有良好的重... 对RTL级代码进行功能验证的常用方法是仿真,即使用EDA工具模拟待测设计的实际工作情况,验证待测设计的正确性。对于功能不复杂的待测设计,提出了一种基于System Verilog语言的随机测试用例设计方法,可以提高测试的完整性且具有良好的重用性。 展开更多
关键词 questasim 随机测试 System Verilog
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部