期刊文献+
共找到21篇文章
< 1 2 >
每页显示 20 50 100
嵌入式异构智能计算系统的PCIe总线传输带宽优化 被引量:1
1
作者 喻绪邦 吴济文 +2 位作者 夏宏 莫昊 赵二虎 《计算机应用》 北大核心 2025年第9期2913-2918,共6页
近年来随着人工智能(AI)技术的发展,深度学习算法和专用AI处理器芯片已日益广泛地应用于边缘端和物端数据信号处理系统,如何在赋能系统高智能计算能力的同时,实现异构处理器之间高带宽、低延时的数据传输,已成为亟须解决的核心技术之一... 近年来随着人工智能(AI)技术的发展,深度学习算法和专用AI处理器芯片已日益广泛地应用于边缘端和物端数据信号处理系统,如何在赋能系统高智能计算能力的同时,实现异构处理器之间高带宽、低延时的数据传输,已成为亟须解决的核心技术之一。因此,设计一种集成寒武纪MLU220芯片、国产飞腾FT2000/4型CPU和Xilinx XC7K325T现场可编程门阵列(FPGA)的嵌入式异构智能计算系统,系统异构处理器之间采用PCIe(Peripheral Component Interconnect express)总线实现高速互联与数据传输。此外,提出一种Linux下的PCIe总线Scatter-Gather DMA(Direct Memory Access)传输优化技术,通过基于双缓冲的预取技术和基于工作队列的中断处理,有效提高CPU与FPGA异构处理器之间的PCIe总线数据传输带宽。系统图像传输测试结果表明,CPU与FPGA异构处理器之间的PCIe2.0 X4总线传输10张2048×1024灰度图像数据时,所提系统在DMA双通道上的读写速率分别达到了1610 MB/s和1655 MB/s,为PCIe2.0 X4总线理论带宽值的81%和83%,验证了所设计系统的实用性和先进性。 展开更多
关键词 pcie总线 异构计算系统 Scatter-Gather DMA DMA多通道 图像传输
在线阅读 下载PDF
基于FPGA与PCIe的回波模拟器采集组件设计 被引量:1
2
作者 李森 王建明 唐吉林 《空天预警研究学报》 2025年第1期67-73,共7页
针对雷达回波模拟器采集组件控制器局域网(CAN)通信接口总线利用率不高的问题,提出一种“流水型指令、数据配置+自动读取”的回波模拟器采集组件设计方法.采用8片模数转换器(ADC)芯片,对8个通道的数据进行并行实时采样;采用快速中值平... 针对雷达回波模拟器采集组件控制器局域网(CAN)通信接口总线利用率不高的问题,提出一种“流水型指令、数据配置+自动读取”的回波模拟器采集组件设计方法.采用8片模数转换器(ADC)芯片,对8个通道的数据进行并行实时采样;采用快速中值平均滤波算法,达到ADC数据滤波低延时的要求;针对回波模拟器采集组件用户数据报(UDP)协议通信功能,设计支持10/100/1000 Mbps三速自适应的以太网UDP协议栈.最后将该方法在现场可编程门阵列(FPGA)上进行设计与实现.实际测试结果表明:CAN通信接口的总线利用率由原有的42.29%提升到79.80%;ADC数据的滤波延迟仅为一个时钟周期,且相位对齐;UDP协议栈通信功能正确满足设计要求. 展开更多
关键词 现场可编程门阵列 外设组件互连扩展总线 控制器局域网通信 快速中值滤波 UDP协议栈
在线阅读 下载PDF
基于高速安全存储SoC芯片的PCIe集成验证
3
作者 商建东 闫法瑞 +1 位作者 于哲 郭恒亮 《微电子学与计算机》 2025年第1期84-91,共8页
高速串行总线(Peripheral Component Interconnect express,PCIe)是一种计算机高速串行扩展总线协议,能够提供点对点高带宽传输。自研高速安全存储系统级芯片(System on Chip,SoC)在高速传输的需求之上提出了对PCIe接口需求。为验证自... 高速串行总线(Peripheral Component Interconnect express,PCIe)是一种计算机高速串行扩展总线协议,能够提供点对点高带宽传输。自研高速安全存储系统级芯片(System on Chip,SoC)在高速传输的需求之上提出了对PCIe接口需求。为验证自研高速安全存储SoC芯片集成PCIe模块满足设计应用需求,在对高速安全存储SoC芯片架构以及PCIe EP模块进行详细说明基础上,基于UVM通用验证方法学与PCIe VIP应用,搭建了高速安全存储SoC的PCIe集成验证平台。可配置的PCIe VIP验证平台方案简化了集成及验证工作,减少了验证所需的思考时间,解决了数据传输验证中针对性交互场景验证难题,缩短了验证平台的开发时间。通过对PCIe EP模块的功能分析,设计了相关寄存器配置、片内缓存数据交互等仿真测试用例。针对DMA传输功能验证难题则提出通过监测中断次数并联合波形以及日志来确认功能完整。最后结合仿真波形及相关日志记录结果分析,验证了存储SoC集成的PCIe模块传输相关功能正确性,数据传输涉及相关寄存器覆盖率达到了85%以上。该方案验证平台及测试用例适用于之后接口升级需求的验证工作中。 展开更多
关键词 集成验证 系统级芯片 高速串行总线 通用验证方法学 验证知识产权
在线阅读 下载PDF
一种基于PCIE总线的DMA引擎研究 被引量:11
4
作者 孙欣欣 李娟 +1 位作者 田粉仙 杨军 《云南大学学报(自然科学版)》 CAS CSCD 北大核心 2021年第3期444-450,共7页
针对目前卡板与主机系统之间存在数据传输过程中吞吐量过小,导致系统处理器速率慢的不足,提出了一种高性能的直接存储器访问(Direct Memory Access,DMA)引擎架构设计方案.首先,就改进后的分散聚集DMA传输模式提出了DMA单核引擎构架;然后... 针对目前卡板与主机系统之间存在数据传输过程中吞吐量过小,导致系统处理器速率慢的不足,提出了一种高性能的直接存储器访问(Direct Memory Access,DMA)引擎架构设计方案.首先,就改进后的分散聚集DMA传输模式提出了DMA单核引擎构架;然后,在兼容Xilinx FPGA 6、7系列的DMA单核引擎构架基础上提出了由两个PCIE IP核通过x8通道与PCIE桥并行使用的双核DMA引擎设计方案;最后,用Virtex-6 FPGA开发板对Xilinx PCIE Gen2进行DMA引擎性能测试.经测试,DMA单核引擎的吞吐量最高可达3721 MB/s,与此同时,双核引擎能达到6925 MB/s,约为单核引擎的2倍,达到了设计要求.该设计具有良好的稳定性,可广泛应用于卫星遥测、无人机入侵数据获取、雷达系统等高速数据采集系统. 展开更多
关键词 pcie FPGA 直接存储器访问 高速数据传输
在线阅读 下载PDF
中标麒麟下基于PCIe总线的时统板驱动实现 被引量:2
5
作者 刘丽霞 孙昆 +1 位作者 张力 李之乾 《计算机应用》 CSCD 北大核心 2023年第S02期130-134,共5页
时统板作为保证时间同步的板卡在装备系统上有着重要的应用,具有高精度、小型化特点。外设部件互连高速串行标准(PCIe)总线有效提高了数据传输的速率和质量,因此基于PCIe总线的时统板能保证时间同步的可靠性。在中标麒麟操作系统下实现P... 时统板作为保证时间同步的板卡在装备系统上有着重要的应用,具有高精度、小型化特点。外设部件互连高速串行标准(PCIe)总线有效提高了数据传输的速率和质量,因此基于PCIe总线的时统板能保证时间同步的可靠性。在中标麒麟操作系统下实现PCIe时统板驱动,设计了使用时统板定时给本地时间校时的服务。通过对比直接读取时统板时间与读取被时统板定时校准的本地时间的误差,说明了所设计的时统板驱动稳定和有效;同时,拓展了时统板应用。 展开更多
关键词 外设部件互连高速串行标准 中标麒麟 LINUX 时统板 驱动
在线阅读 下载PDF
基于FPGA的PCIe接口逻辑设计与实现 被引量:14
6
作者 李龙乾 方华 +1 位作者 冯姣 李鹏 《太赫兹科学与电子信息学报》 2022年第4期385-392,共8页
为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能,减少对中央处理器(CPU)资源的占用,基于Kintex-7系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计,通过PCIe接口实现了主机设... 为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能,减少对中央处理器(CPU)资源的占用,基于Kintex-7系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计,通过PCIe接口实现了主机设备(PC)与FPGA设备之间的高性能数据传输。同时,基于RootPort仿真平台设计DMA读写测试用例,仿真结果验证PCIe接口逻辑的正确性。通过连接上位机和配置驱动进行实际传输速率测试,结果表明,DMA写速率最高可达1620 MB/s,DMA读速率最高可达1427 MB/s,带宽最大值能够达到PCIe接口理论带宽值的84%。设计方案成本低,可靠性高,能够满足高性能、低延时的数据采集要求。 展开更多
关键词 高速串行计算机扩展总线标准 现场可编程逻辑门阵列 直接存储访问 数据传输
在线阅读 下载PDF
基于PCIE的多嵌入式人工智能处理器低延迟数据交换技术 被引量:2
7
作者 魏璇 温凯林 +3 位作者 李斌 刘淑涛 褚洁 蔡觉平 《电子科技》 2024年第5期32-37,46,共7页
针对多嵌入式人工智能(Artificial Intelligence,AI)处理器板卡之间的任务调度和数据交换冲突以及提高多板卡堆叠扩展时的可靠性和运行效率问题,文中提出了一种虫洞交换结构多嵌入式人工智能处理器高速数据交换技术和数据帧结构的解决... 针对多嵌入式人工智能(Artificial Intelligence,AI)处理器板卡之间的任务调度和数据交换冲突以及提高多板卡堆叠扩展时的可靠性和运行效率问题,文中提出了一种虫洞交换结构多嵌入式人工智能处理器高速数据交换技术和数据帧结构的解决方法。该方法基于PCIE(PCI Express)高速数据接口,将数据以数据单元的形式进行信息传递,并设计多重权重决策算法避免数据传输中的冲突,实现任务的并发多线程处理。搭建FPGA(Field Programmable Gate Array)平台进行设计和测试,结果表明PCIE的传输带宽利用效率达到了85%以上,数据交换延迟小于20μs,系统中断任务响应平均最大延迟时间为8.775μs。该技术适用于多处理器协同的高速交换电路,可扩展至混合PCIE和RapidIO交换电路结构。 展开更多
关键词 嵌入式人工智能处理器 数据交换 外围组件互连快速 PCI express 交换开关 虫洞技术 数据仲裁 多重权重决策
在线阅读 下载PDF
基于PCIe的高精度低杂散信号源设计 被引量:4
8
作者 段雄风 张鹏 《自动化仪表》 CAS 2023年第1期12-17,共6页
为了在动态压力测试系统中提供1种精度高、便携式与可靠性强的信号源以完成校准测试工作,通过采用现场可编程门阵列(FPGA)芯片作为控制核心,设计了1种高精度、低杂散的信号源。基于直接数字式频率合成器(DDS)基本原理,利用高速串行计算... 为了在动态压力测试系统中提供1种精度高、便携式与可靠性强的信号源以完成校准测试工作,通过采用现场可编程门阵列(FPGA)芯片作为控制核心,设计了1种高精度、低杂散的信号源。基于直接数字式频率合成器(DDS)基本原理,利用高速串行计算机扩展总线(PCIe)标准发送上位机指令及大量波形数据,通过16位的4通道模数转换芯片DAC8544输出各类型信号。采用Xilinx提供的DDS Compiler知识产权(IP)核与Block Memory Generator知识产权(IP)核实现任意信号及调制信号的输出,以减少设计电路体积。此外,提出引用有限长单位冲激响应(FIR)滤波器插值滤波与相位抖动技术,对输出杂散进行了处理。试验结果表明,信号源频率范围为10 Hz~10 MHz,幅值±5 V可调,无杂散动态范围优于60 dB,频率误差在0.05%以内。该信号源输出信号精度高、杂散低,具有实际的应用价值,也可用于航空发动机、汽轮机等其他动态测试领域。 展开更多
关键词 现场可编程门阵列 信号源 直接数字式频率合成器 高速串行计算机扩展总线 DAC8544 知识产权核 有限长单位冲激响应滤波器
在线阅读 下载PDF
基于PCIE密码模块在可信平台上的研究
9
作者 黄海瑞 徐金甫 +1 位作者 章轶 张文超 《计算机工程与设计》 北大核心 2017年第3期616-620,625,共6页
为满足密码模块在可信平台上的应用需求,采用高速通信接口PCI-Express与密码模块连接,从应用层到硬件层进行三点改进:在应用层中,创建密码服务函数动态库;在系统层中,对设备驱动程序进行功能扩展(实现多用户机制);在硬件层中,对传输的... 为满足密码模块在可信平台上的应用需求,采用高速通信接口PCI-Express与密码模块连接,从应用层到硬件层进行三点改进:在应用层中,创建密码服务函数动态库;在系统层中,对设备驱动程序进行功能扩展(实现多用户机制);在硬件层中,对传输的数据进行命令包格式封装。密码模块以DMA(directional memory access)块传输方式读取数据,实现多用户操作。实验结果表明,密码算法处理速度达到了预期的吞吐率。 展开更多
关键词 密码服务 外围设备接口(pcie) 密码模块 可信平台 多用户
在线阅读 下载PDF
基于PCIe的无线电数据传输接口实现 被引量:2
10
作者 刘鹏 常振杰 《西安邮电大学学报》 2018年第6期68-73,共6页
基于快速外围设备互连(peripheral component interconnect express,PCIe)设计一种无线电数据传输接口,以提高无线电宽带记录仪的数据传输速率。分析PCIe总线协议的时序关系,以赛灵思公司的现场可编程门阵列(field programmable gate ar... 基于快速外围设备互连(peripheral component interconnect express,PCIe)设计一种无线电数据传输接口,以提高无线电宽带记录仪的数据传输速率。分析PCIe总线协议的时序关系,以赛灵思公司的现场可编程门阵列(field programmable gate array,FPGA)为载体,采用其内部的PCIe核,设计PCIe数据传输接口中的直接存储器读取(derect memery access,DMA)控制模块、寄存器控制模块、数据发送模块和数据接收模块程序。在Vavido平台上,利用在线逻辑分析仪抓取波形,时序分析结果显示,接口程序设计合理,传输系统稳定可靠,可以实现无线电数据的高速传输。 展开更多
关键词 无线电宽带记录仪 现场可编程门阵列 快速外围设备互连 直接存储器读取
在线阅读 下载PDF
Linux下PCI-Express驱动研究 被引量:1
11
作者 鲍中 徐嵩皓 鲍广建 《电子质量》 2023年第8期16-21,共6页
外设部件互连标准(PCI)是目前个人电脑中使用最为广泛的接口,其位宽为32位或64位,工作频率为33 MHz,最大数据传输率为133 MB/s(32位)和266 MB/s(64位)。PCI-E是PCI最新的发展方向,其具有串行、点对点传输,每个传输通道独享带宽、支持双... 外设部件互连标准(PCI)是目前个人电脑中使用最为广泛的接口,其位宽为32位或64位,工作频率为33 MHz,最大数据传输率为133 MB/s(32位)和266 MB/s(64位)。PCI-E是PCI最新的发展方向,其具有串行、点对点传输,每个传输通道独享带宽、支持双向传输模式和数据分通道传输模式等特点;在PCI-E 3.0规范中,X32端口的双向速率高达320 Gbps,可以满足新一代的I/O接口需求。 展开更多
关键词 外设部件互连标准 高速串行计算机扩展总线标准 LINUX
在线阅读 下载PDF
高性能CPCIe总线主模块散热热管设计与分析
12
作者 徐国强 《舰船电子对抗》 2016年第3期86-89,共4页
随着抗恶劣环境计算机技术的发展,计算机性能提高的同时对散热的要求也越来越高。传统的冷板被动散热方式已无法满足高性能模块的散热需求,因此,热管技术急需应用到抗恶劣环境计算机系统中。将热管技术与高性能紧凑型外设部件互连(快速)... 随着抗恶劣环境计算机技术的发展,计算机性能提高的同时对散热的要求也越来越高。传统的冷板被动散热方式已无法满足高性能模块的散热需求,因此,热管技术急需应用到抗恶劣环境计算机系统中。将热管技术与高性能紧凑型外设部件互连(快速)(CPCIe)、高性能计算架构设计技术相结合,提出了一种CPCIe主模块热管散热技术,并对其进行理论分析、设计和试验验证。该技术已成功应用,经测试能够有效提高主模块的散热性能。 展开更多
关键词 高性能 散热 紧凑型外设部件互连(快速) 热管
在线阅读 下载PDF
基于不同总线协议的DMA控制器研究进展 被引量:1
13
作者 任小龙 杨延飞 +4 位作者 王立涵 严登辉 张浩 李飞飞 李连碧 《半导体技术》 北大核心 2025年第2期117-126,共10页
随着计算机技术的飞速发展,对大规模数据传输和处理效率的要求越来越高。直接存取存储(DMA)控制允许设备和存储器之间直接进行高速数据传输,有效提升了数据传输效率,因而得到广泛的研究。综述了基于不同总线架构的DMA控制器的研究进展... 随着计算机技术的飞速发展,对大规模数据传输和处理效率的要求越来越高。直接存取存储(DMA)控制允许设备和存储器之间直接进行高速数据传输,有效提升了数据传输效率,因而得到广泛的研究。综述了基于不同总线架构的DMA控制器的研究进展。首先,在分析传统中央处理器(CPU)传输数据局限性的基础上,阐述了DMA控制器与总线结合的重要性。其次,重点探讨了基于高级微控制器总线架构(AMBA)和高速外设部件互连标准(PCIe)两种常用总线协议的DMA控制器的研究进展,从频率、传输速率、功耗等方面进行性能比较和分析总结,并在此基础上展望了未来基于这两种总线协议的DMA技术的发展方向。最后,介绍了基于其他总线协议的DMA控制器的研究进展,在分析其性能优势的基础上为新型DMA控制器设计提供新思路。 展开更多
关键词 直接存取存储(DMA)控制器 高级微控制器总线架构(AMBA) 高级高性能总线(AHB) 高级可拓展接口(AXI)总线 高速外设部件互连标准(pcie)总线 CoreConnect总线 片内总线(ICB)
原文传递
航空电子TSN终端的DMA传输优化设计
14
作者 周畅 李峭 +2 位作者 王聿正 袁泉 朱晓巍 《航空电子技术》 2025年第3期26-33,共8页
本文提出了一种面向时间敏感网络(TSN:Time-Sensitive Networking)终端的多通道直接内存访问(DMA:Direct Memory Access)数据交互设计,在深入分析TSN终端架构与DMA传输的瓶颈问题的基础上,对于发送与接收两个方向分别给出了增强小数据... 本文提出了一种面向时间敏感网络(TSN:Time-Sensitive Networking)终端的多通道直接内存访问(DMA:Direct Memory Access)数据交互设计,在深入分析TSN终端架构与DMA传输的瓶颈问题的基础上,对于发送与接收两个方向分别给出了增强小数据包传输速率的多通道DMA优化方案。功能仿真和原型测试表明,发送的多通道DMA(MC-DMA)和接收的乒乓调度集中DMA(C-DMA),不仅可以满足多种负载下的传输指标,而且传输小数据包的场景下,接收和发送速率均不低于7.2 Gbits/s,该设计方案与原型开发为综合化机载平台上高速数据交互提供了设计和应用参考。 展开更多
关键词 时间敏感网络 小数据包传输 多通道直接内存访问 外围组件互连高速接口
在线阅读 下载PDF
复杂电磁环境系统中多通道信号高同步采集系统研究
15
作者 黄科 古宇飞 +2 位作者 顾程 陈少将 李佳 《电声技术》 2025年第9期5-11,44,共8页
针对复杂电磁环境系统关键物理技术项目中实验信号采集面临的多通道同步精度不足、强电磁干扰下信号失真、过压防护能力薄弱等问题,提出一套基于外设组件互连高速(Peripheral Component Interconnect Express,PXIe)总线的高速数据采集系... 针对复杂电磁环境系统关键物理技术项目中实验信号采集面临的多通道同步精度不足、强电磁干扰下信号失真、过压防护能力薄弱等问题,提出一套基于外设组件互连高速(Peripheral Component Interconnect Express,PXIe)总线的高速数据采集系统(以下简称高速数据采样系统)。该系统通过双隔离架构实现参考地完全隔离,PXIe控制与隔离采集通过光纤连接;采用高精度同步触发方案,以差分星型触发总线配合恒温晶振(Oven Controlled Crystal Oscillator,OCXO)与延迟补偿,同步时间精度优于2 ns;通过抗混叠信号处理,利用滤波器抑制高频噪声混叠;结合分级保护设计,以前端分立二极管与板卡集成芯片配合实现50 V过压保护。这些技术方案有效解决了多通道同步、抗干扰及安全防护问题。研究结果表明,该系统可实现150路以上通道同步采集,通道分辨率达12 bits,采样频率覆盖1~500 MHz,且在复杂电磁环境等场景下信号失真率低于1%,满足低失真、高可靠的数据采集需求。 展开更多
关键词 数据采集 外设组件互连高速(PXIe)总线 抗混叠 分级保护
在线阅读 下载PDF
第三代I/O总线结构(3GIO)的研究
16
作者 戴浩 徐美华 +1 位作者 冉峰 陈章进 《上海大学学报(自然科学版)》 CAS CSCD 2003年第2期118-122,共5页
从PCI局部总线的局限出发,介绍一种最新的计算机总线标准3GIO,重点叙述了3GIO的技术突破和先进特性,对基于3GIO的PC内部数据传输作了技术分析,对3GIO总线标准的应用作出了预测.
关键词 同边器件互连 PCI局部总线 第三代输入/输出总线 计算机总线标准 3GIO 数据传输
在线阅读 下载PDF
银河麒麟系统下基于缓存队列的CAN驱动设计与实现 被引量:2
17
作者 刘丽霞 刘志鹏 +1 位作者 张力 李之乾 《计算机工程与设计》 北大核心 2024年第10期3170-3176,共7页
为使基于FPGA的CAN功能在国产操作系统上得以应用,提出一种在银河麒麟操作系统下基于缓存队列的CAN驱动设计与实现方法。在目前主流的银河麒麟V10操作系统下,利用Linux下PCIe设备驱动架构,设计并实现基于FPGA的国产CAN驱,实现CAN发送、... 为使基于FPGA的CAN功能在国产操作系统上得以应用,提出一种在银河麒麟操作系统下基于缓存队列的CAN驱动设计与实现方法。在目前主流的银河麒麟V10操作系统下,利用Linux下PCIe设备驱动架构,设计并实现基于FPGA的国产CAN驱,实现CAN发送、接收通信功能。使用缓存队列解决CAN使用的SJA1000协议中硬件接收缓存有限可能造成的丢包问题。对比测试结果表明,提出的CAN驱动满足通信应用,性能稳定,无丢包发生。实现成果可以转化为第三方库丰富操作系统内核驱动库。 展开更多
关键词 区域网络控制 驱动 现场可编程门阵列 周边设备高速连接标准 接收缓存 操作系统 通信
在线阅读 下载PDF
密码卡虚拟化技术研究与实现 被引量:3
18
作者 苏振宇 《集成技术》 2019年第3期31-41,共11页
密码卡是一种密码设备,位于网络安全平台的物理层,通过各种密码算法为上层应用系统提供加解密、数字签名等密码运算服务。从云计算安全方面考虑,密码卡需要具备高速运算的特点,并且需要通过虚拟化技术实现高并发性。密码卡作为输入/输出... 密码卡是一种密码设备,位于网络安全平台的物理层,通过各种密码算法为上层应用系统提供加解密、数字签名等密码运算服务。从云计算安全方面考虑,密码卡需要具备高速运算的特点,并且需要通过虚拟化技术实现高并发性。密码卡作为输入/输出(Input/Output,I/O)设备面临的挑战是,如何在虚拟化的情况下获得良好的I/O性能并有效地共享I/O设备。目前I/O虚拟化技术的发展相对滞后,影响了虚拟机的整体性能。基于此,该文提出了3种密码卡虚拟化设计方案,实现了基于现场可编程门阵列(FPGA)的软件虚拟化密码卡和基于单根I/O虚拟化技术的硬件虚拟化密码卡。在实际应用中,虚拟化密码卡通过高速外设部件互连标准(PCI-E)总线内置于服务器中,具备高性能并且通过软件调度可以被多用户共享。结果表明,该技术可应用于金融、电信等信息安全领域,具备广阔的应用前景。 展开更多
关键词 密码卡 虚拟化 现场可编程门阵列 单根I/O虚拟化 高速外设部件互连标准
在线阅读 下载PDF
FPGA Accelerators for Computing Interatomic Potential-Based Molecular Dynamics Simulation for Gold Nanoparticles:Exploring Different Communication Protocols
19
作者 Ankitkumar Patel Srivathsan Vasudevan Satya Bulusu 《Computers, Materials & Continua》 SCIE EI 2024年第9期3803-3818,共16页
Molecular Dynamics(MD)simulation for computing Interatomic Potential(IAP)is a very important High-Performance Computing(HPC)application.MD simulation on particles of experimental relevance takes huge computation time,... Molecular Dynamics(MD)simulation for computing Interatomic Potential(IAP)is a very important High-Performance Computing(HPC)application.MD simulation on particles of experimental relevance takes huge computation time,despite using an expensive high-end server.Heterogeneous computing,a combination of the Field Programmable Gate Array(FPGA)and a computer,is proposed as a solution to compute MD simulation efficiently.In such heterogeneous computation,communication between FPGA and Computer is necessary.One such MD simulation,explained in the paper,is the(Artificial Neural Network)ANN-based IAP computation of gold(Au_(147)&Au_(309))nanoparticles.MD simulation calculates the forces between atoms and the total energy of the chemical system.This work proposes the novel design and implementation of an ANN IAP-based MD simulation for Au_(147)&Au_(309) using communication protocols,such as Universal Asynchronous Receiver-Transmitter(UART)and Ethernet,for communication between the FPGA and the host computer.To improve the latency of MD simulation through heterogeneous computing,Universal Asynchronous Receiver-Transmitter(UART)and Ethernet communication protocols were explored to conduct MD simulation of 50,000 cycles.In this study,computation times of 17.54 and 18.70 h were achieved with UART and Ethernet,respectively,compared to the conventional server time of 29 h for Au_(147) nanoparticles.The results pave the way for the development of a Lab-on-a-chip application. 展开更多
关键词 Ethernet hardware accelerator heterogeneous computing interatomic potential(IAP) MDsimulation peripheral component interconnect express(pcie) UART
在线阅读 下载PDF
基于FPGA的多路视频采集及AI加速
20
作者 吴铭 黄国宁 +3 位作者 汪保祥 宋可平 鄢秋荣 吴武飞 《南昌大学学报(工科版)》 CAS 2024年第3期386-394,共9页
基于MES50HP开发板及PC主机实现了多源视频采集、拼接及AI协同处理的加速工作。所提出的系统可支持同时采集HDMI、网口、摄像头和光纤4路视频数据,视频采集拼接后,将缩放后存入双倍速率同步动态随机存储器(DDR)中,输出部分分为2路,其中... 基于MES50HP开发板及PC主机实现了多源视频采集、拼接及AI协同处理的加速工作。所提出的系统可支持同时采集HDMI、网口、摄像头和光纤4路视频数据,视频采集拼接后,将缩放后存入双倍速率同步动态随机存储器(DDR)中,输出部分分为2路,其中1路数据用于HDMI回环输出,另外1路通过PCIE传至PC主机用于结果显示,并在PC端读取PCIE传回的数据并显示目标检测结果,其中视频采集和目标识别加速部分主要由2块MES50HP开发板构成。本系统在FPGA上实现了卷积加速器,卷积加速器计算完神经网络的一层后再通过PCIE传至主机进行结果显示,卷积计算与图像采集进行深度融合,具有实时、低成本的特点,可广泛应用于边缘计算等领域。实验结果表明:针对红绿灯数据集,该方法在低成本PC主机上实现的最大平均精度均值(mAP)为0.746,最高帧率达45帧。 展开更多
关键词 现场可编程门阵列 外设组件互联快速总线 AI加速 视频采集 边缘计算 嵌入式人工智能
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部