目前IC芯片呈现高速、高密度、低压大电流发展趋势,电源完整性(PI)问题日益突出,不合理的电源完整性设计将导致去耦电容器数量增多且达不到理想效果。文章针对电源完整性核心问题,即电源分配网络(power distribution network,PDN)进行研...目前IC芯片呈现高速、高密度、低压大电流发展趋势,电源完整性(PI)问题日益突出,不合理的电源完整性设计将导致去耦电容器数量增多且达不到理想效果。文章针对电源完整性核心问题,即电源分配网络(power distribution network,PDN)进行研究,提出一种基于目标阻抗的去耦电容器选择和安装的设计方法。首先从全频段PDN组成出发,分析电路板级电容等效模型、不同电容器组合去耦效果及优化方法;接着,针对电容器安装过程中引入的寄生电感对电容器去耦效果的影响,重点分析了电容器安装走线长度、宽度及过孔距离对回路寄生电感的影响;最后结合实际单板进行了PDN阻抗仿真优化。结果显示,优化后的PDN可以满足目标阻抗要求,减少了15%的电容器数量,降低了成本;同时改善了电源的完整性,提高了单板可靠性。展开更多
随着IC芯片的供电电源趋向低电压以及大电流,基于2.5D硅通孔技术(Through-Silicon-Via,TSV)、倒扣焊、高温共烧陶瓷(High Temperature Co-fired Ceramics,HTCC)、3D堆叠等的微系统模块的电源分配系统(Power De‐livery Network,PDN)的...随着IC芯片的供电电源趋向低电压以及大电流,基于2.5D硅通孔技术(Through-Silicon-Via,TSV)、倒扣焊、高温共烧陶瓷(High Temperature Co-fired Ceramics,HTCC)、3D堆叠等的微系统模块的电源分配系统(Power De‐livery Network,PDN)的设计越来越重要。芯片电流经过PDN互连产生输出噪声,这些互连必须提供一个较优低阻抗的信号返回路径,保持芯片焊盘间恒定的供电电压且维持在一个很小的容差范围内,通常在5%以内。基于芯片封装系统(Chip Package System,CPS),结合TSV硅基板、HTCC管壳、PCB三级协同对微系统模块PDN提出设计及优化方法,从直流设计、交流阻抗设计分别进行阐述,并运用芯片电源模型(Chip Power Model,CPM),结合时域分析实现了电源纹波PDN低阻抗设计。展开更多
为了实现LTE系统提出的"永远在线"的目的,开机附着(ATTACH)过程中必须伴随分组数据网(Packet Data Net-work,PDN)的连接建立过程,其实质就是默认承载建立过程。对LTE协议栈非接入层总体架构进行介绍;对ATTACH过程中PDN连接过...为了实现LTE系统提出的"永远在线"的目的,开机附着(ATTACH)过程中必须伴随分组数据网(Packet Data Net-work,PDN)的连接建立过程,其实质就是默认承载建立过程。对LTE协议栈非接入层总体架构进行介绍;对ATTACH过程中PDN连接过程进行研究,提出了一种PDN连接建立的设计方法,该设计方法避免了资源浪费,实现了LTE终端在开机过程和出现异常时EMM模块和ESM模块间交互流程的统一。并用规范描述语言(Specification and Description Language,SDL)/树表结合表示法(Tree and Tabular Combined Notation,TTCN)对PDN连接建立过程设计进行了测试仿真,结果显示此设计完全符合LTE标准。展开更多
介绍 法国工人(Madec et al.1)经过大规模的田野试验清楚地表明对环境控制的高级卫生系统发展的价值。这个系统包含生产降低集中度的系统、小群断奶、减少混合、全进全出生产和很高标准的清洁、卫生和密闭墙技术。 这个工作在2001年中由...介绍 法国工人(Madec et al.1)经过大规模的田野试验清楚地表明对环境控制的高级卫生系统发展的价值。这个系统包含生产降低集中度的系统、小群断奶、减少混合、全进全出生产和很高标准的清洁、卫生和密闭墙技术。 这个工作在2001年中由Madec总结成一个20点控制计划。然而。展开更多
文摘目前IC芯片呈现高速、高密度、低压大电流发展趋势,电源完整性(PI)问题日益突出,不合理的电源完整性设计将导致去耦电容器数量增多且达不到理想效果。文章针对电源完整性核心问题,即电源分配网络(power distribution network,PDN)进行研究,提出一种基于目标阻抗的去耦电容器选择和安装的设计方法。首先从全频段PDN组成出发,分析电路板级电容等效模型、不同电容器组合去耦效果及优化方法;接着,针对电容器安装过程中引入的寄生电感对电容器去耦效果的影响,重点分析了电容器安装走线长度、宽度及过孔距离对回路寄生电感的影响;最后结合实际单板进行了PDN阻抗仿真优化。结果显示,优化后的PDN可以满足目标阻抗要求,减少了15%的电容器数量,降低了成本;同时改善了电源的完整性,提高了单板可靠性。
文摘随着IC芯片的供电电源趋向低电压以及大电流,基于2.5D硅通孔技术(Through-Silicon-Via,TSV)、倒扣焊、高温共烧陶瓷(High Temperature Co-fired Ceramics,HTCC)、3D堆叠等的微系统模块的电源分配系统(Power De‐livery Network,PDN)的设计越来越重要。芯片电流经过PDN互连产生输出噪声,这些互连必须提供一个较优低阻抗的信号返回路径,保持芯片焊盘间恒定的供电电压且维持在一个很小的容差范围内,通常在5%以内。基于芯片封装系统(Chip Package System,CPS),结合TSV硅基板、HTCC管壳、PCB三级协同对微系统模块PDN提出设计及优化方法,从直流设计、交流阻抗设计分别进行阐述,并运用芯片电源模型(Chip Power Model,CPM),结合时域分析实现了电源纹波PDN低阻抗设计。
文摘为了实现LTE系统提出的"永远在线"的目的,开机附着(ATTACH)过程中必须伴随分组数据网(Packet Data Net-work,PDN)的连接建立过程,其实质就是默认承载建立过程。对LTE协议栈非接入层总体架构进行介绍;对ATTACH过程中PDN连接过程进行研究,提出了一种PDN连接建立的设计方法,该设计方法避免了资源浪费,实现了LTE终端在开机过程和出现异常时EMM模块和ESM模块间交互流程的统一。并用规范描述语言(Specification and Description Language,SDL)/树表结合表示法(Tree and Tabular Combined Notation,TTCN)对PDN连接建立过程设计进行了测试仿真,结果显示此设计完全符合LTE标准。
