为加速Petri网的性能测试,设计一个Petri网硬件代码自动生成器,通过Petri网对应的关联矩阵自动生成Verilog文件,可编译下载到FPGA中。对Petri网的硬件模型、库所、变迁进行分析。为模拟Petri网系统中的变迁操作,采用组合逻辑和存储器实...为加速Petri网的性能测试,设计一个Petri网硬件代码自动生成器,通过Petri网对应的关联矩阵自动生成Verilog文件,可编译下载到FPGA中。对Petri网的硬件模型、库所、变迁进行分析。为模拟Petri网系统中的变迁操作,采用组合逻辑和存储器实现P/T系统,并采用随机策略对资源冲突等情况加以控制。对10个库所、8个变迁的硬件Petri网在Altera Stratix V 5SGXEA7N2F45C2进行综合,工作频率可达300 MHz,可运行1.5×10^8/s步仿真。展开更多
文摘为加速Petri网的性能测试,设计一个Petri网硬件代码自动生成器,通过Petri网对应的关联矩阵自动生成Verilog文件,可编译下载到FPGA中。对Petri网的硬件模型、库所、变迁进行分析。为模拟Petri网系统中的变迁操作,采用组合逻辑和存储器实现P/T系统,并采用随机策略对资源冲突等情况加以控制。对10个库所、8个变迁的硬件Petri网在Altera Stratix V 5SGXEA7N2F45C2进行综合,工作频率可达300 MHz,可运行1.5×10^8/s步仿真。
