期刊文献+
共找到190篇文章
< 1 2 10 >
每页显示 20 50 100
Ground state of SU(3) spin–orbit coupled soft-core Bose gas
1
作者 Jia Liu Jing Feng +2 位作者 Ya-Jun Wang Xiao-Fei Zhang Xue-Ying Yang 《Chinese Physics B》 2025年第6期276-281,共6页
By numerical propagation of the coupled Gross–Pitaevskii equations, the ground state phase of a SU(3) spin–orbit coupled Bose gas with nonlocal soft-core interactions has been investigated within the all parameter s... By numerical propagation of the coupled Gross–Pitaevskii equations, the ground state phase of a SU(3) spin–orbit coupled Bose gas with nonlocal soft-core interactions has been investigated within the all parameter space, showing strong dependence on the strength of SU(3) spin–orbit coupling, nonlocal soft-core interactions, spin-exchange interactions and Rydberg blockade radius. More specially, we also perform a detailed study of the dependence of soft-core interaction on the Rydberg blockade radius at the point of rotational symmetry breaking. Our results show that under the combined effects of such parameters, the ground state shows a threefold-degenerate magnetized state for ferromagnetic spin interaction, while a variety of lattice phases for antiferromagnetic spin interaction. 展开更多
关键词 Bose–Einstein condensate soft-core interaction spin–orbit coupling
原文传递
THE DESIGN AND IMPLEMENTATION OF THE IEEE 802.11 MAC BASED ON SOFT-CORE PROCESSOR AND RTOS 被引量:1
2
作者 Xiao Wan'ang Fang Zhi Shi Yin 《Journal of Electronics(China)》 2007年第2期232-237,共6页
The implementation method of the IEEE 802.11 Medium Access Control (MAC) protocol is mainly based on DSP (Digital Signal Processor)/ ARM (Advanced Reduced instruction set computer Machine) processor or DSP/ARM IP (Int... The implementation method of the IEEE 802.11 Medium Access Control (MAC) protocol is mainly based on DSP (Digital Signal Processor)/ ARM (Advanced Reduced instruction set computer Machine) processor or DSP/ARM IP (Intellectual Property) core. This paper presents a method based on Nios II soft-core processor embedded in Altera’s Cyclone FPGA (Field Programmable Gate Array) and MicroC/OS-II RTOS (Real-Time Operation System). The benefits and drawbacks of above methods are compared, and then the method presented in this paper is described. The hardware and software partitioning are discussed; the hardware architecture is also illustrated and the MAC software programming is described in detail. The presented method has some advantages, such as low cost, easy-implementation and very suitable for the implementation of IEEE 802.11 MAC in research stage. 展开更多
关键词 IEEE 802.11 Medium Access Control (MAC) Design and implementation Real-Time Operation System (RTOS) soft-core processor
在线阅读 下载PDF
Phase Behaviors of Soft-core Particle Systems
3
作者 Ning Xu 《Chinese Journal of Polymer Science》 SCIE CAS CSCD 2019年第11期1065-1082,共18页
This paper reviews some of our recent works on phase behaviors of particulate systems with a soft-core interaction potential. The potential is purely repulsive and bounded, i.e., it is finite even when two particles c... This paper reviews some of our recent works on phase behaviors of particulate systems with a soft-core interaction potential. The potential is purely repulsive and bounded, i.e., it is finite even when two particles completely overlap. The one-sided linear spring (harmonic) potential is one of the representatives. This model system has been successively employed to study the jamming transition, i.e., the formation of rigid and disordered packings of hard particles, and establish the jamming physics. This is actually based on the "hard" aspect of the potential, because at low densities and when particle overlap is tiny the potential resembles the hard sphere limit. At high densities, the potential exhibits its "soft" aspect: with the increase of density, there are successive reentrant crystallizations with many types of solid phases. Taking advantage of the dual nature of the potential, we investigate the criticality of the jamming transition from different perspectives, extend the jamming scenario to high densities, reveal the novel density evolution of two-dimensional melting, and find unexpected formation of quasicrystals. It is surprising that such a simple potential can exhibit so rich and unexpected phenomena in phase transitions. The phase behaviors discussed in this paper are also highly regarded in polymer science, which may thus shed light on our understanding of polymeric systems or inspire new ideas in studies of polymers. 展开更多
关键词 Phase TRANSITIONS soft-core PARTICLES Jamming TWO-DIMENSIONAL MELTING QUASICRYSTALS
原文传递
基于NiosII多核处理器的JPEG解码的设计与实现 被引量:2
4
作者 高世明 孟令军 +1 位作者 李宝刚 贾至江 《电视技术》 北大核心 2011年第5期42-44,共3页
提出了一种基于NiosII多核处理器的JPEG解码方法,主要介绍了双核NiosII处理器系统的设计方法,以及该系统对JPEG解码的并行处理过程,并且简要分析了JPEG解码中YUV到RGB转换的自定义功能模块对系统性能的影响。实验证明,该设计方法具有结... 提出了一种基于NiosII多核处理器的JPEG解码方法,主要介绍了双核NiosII处理器系统的设计方法,以及该系统对JPEG解码的并行处理过程,并且简要分析了JPEG解码中YUV到RGB转换的自定义功能模块对系统性能的影响。实验证明,该设计方法具有结构简单、处理速度快等优点,因而具有很好的推广价值。 展开更多
关键词 niosii 多核处理器 JPEG解码 并行处理
在线阅读 下载PDF
基于NiosII的液晶屏控制器SOPC设计 被引量:5
5
作者 宋跃 卢俊平 +2 位作者 雷瑞庭 陈卫 程博 《液晶与显示》 CAS CSCD 北大核心 2014年第1期48-54,共7页
为实现TFT-LCD显示控制器的SOPC-IP设计,选择FPGA-EP4CE6F17C8作为设计验证平台,采用verilog语言,针对全彩AT070TN84TFT-LCD,由Nios II软核处理器、SDRAM控制器、JTAG UART、LCD控制器、Avalon总线等组成TFT-LCD控制器。以Nios II软核... 为实现TFT-LCD显示控制器的SOPC-IP设计,选择FPGA-EP4CE6F17C8作为设计验证平台,采用verilog语言,针对全彩AT070TN84TFT-LCD,由Nios II软核处理器、SDRAM控制器、JTAG UART、LCD控制器、Avalon总线等组成TFT-LCD控制器。以Nios II软核处理器为核心,各IP核(如SDRAM控制器、TFT-LCD控制器等)通过Avalon总线相连接到Nios II上,并通过Avalon总线接口模块、DMA模块、FIFO模块和时序产生模块完成了TFT-LCD控制器IP核设计,实现800×480分辨率,16bit颜色深度的彩色图形显示控制。显示实验运行稳定,图像清晰,色彩丰富,无闪屏、错行等现象,视觉效果良好,设计具有良好的可配置性、复用性和移植性。实践证明该设计行之有效。文中给出了控制器的设计原理、实现方法、仿真与实验过程的同时,重点讲述与控制器IP核相关的各设计环节。 展开更多
关键词 niosii SOPC-IP 液晶屏控制器 直接存储器存取
在线阅读 下载PDF
基于NIOSII的高密度电法仪采集系统设计 被引量:1
6
作者 焦阳 和思铭 +1 位作者 朱士 王君 《电测与仪表》 北大核心 2016年第6期113-117,共5页
设计并实现了一种基于SOPC(System-on-a-Programmable-Chip)技术的嵌入式高密度电法仪采集系统,该系统通过在FPGA芯片上配置NIOSII软核处理器和相关的接口模块实现其主要硬件电路,并结合系统的软件设计同步控制三路24位ADC芯片进行采集... 设计并实现了一种基于SOPC(System-on-a-Programmable-Chip)技术的嵌入式高密度电法仪采集系统,该系统通过在FPGA芯片上配置NIOSII软核处理器和相关的接口模块实现其主要硬件电路,并结合系统的软件设计同步控制三路24位ADC芯片进行采集数据,最后通过USB2.0接口芯片将采集的数据高速传输到PC机,从而实现了存储、实时显示和数据分析等功能。由于采用了SOPC、USB2.0和三通道同步控制技术,该系统具有设计灵活、数据处理速度快和扩展性好等优点。 展开更多
关键词 高密度电法仪 SOPC niosii 三通道同步控制技术
在线阅读 下载PDF
基于NiosII的SoPC系统在时统系统中的应用开发 被引量:3
7
作者 吕桂华 刘锋 +3 位作者 李和战 龚光林 何海英 田小平 《飞行器测控学报》 2006年第6期86-90,共5页
NiosII处理器是一种用户可随时配置和构建的32位指令集和数据通道的嵌入式系统微处理器IP核,与传统的8/16位系统相比,无论处理器的结构还是开发手段上都发生了较大变化。本文主要介绍了NiosII的性能特点和基于NiosII的SoPC系统的功... NiosII处理器是一种用户可随时配置和构建的32位指令集和数据通道的嵌入式系统微处理器IP核,与传统的8/16位系统相比,无论处理器的结构还是开发手段上都发生了较大变化。本文主要介绍了NiosII的性能特点和基于NiosII的SoPC系统的功能构架,给出了基于NiosII处理器的SoPC系统在时统系统中的一种应用方案。其中重点介绍了该方案的SoPC系统设计实现和软件设计实现。 展开更多
关键词 niosii处理器 SOPC系统 FPGA 时统系统
在线阅读 下载PDF
基于niosII的测控中频处理系统设计 被引量:3
8
作者 张天平 郝建华 +1 位作者 许斌 丁丹 《国外电子测量技术》 2007年第8期27-30,共4页
本文介绍了基于niosII的测控中频处理系统的设计方法,讨论了系统的设计框图和中频处理相关算法的实现,分析了使用软件无线电技术如何使测控中频处理设备更加软件可重构化。最后对所设计的处理板进行了软件和硬件测试和仿真,所设计的中... 本文介绍了基于niosII的测控中频处理系统的设计方法,讨论了系统的设计框图和中频处理相关算法的实现,分析了使用软件无线电技术如何使测控中频处理设备更加软件可重构化。最后对所设计的处理板进行了软件和硬件测试和仿真,所设计的中频处理板可以完成现有遥测中频数据处理,包括测速、测距以及遥测数据解调等功能,中频数字化各单元的性能指标都达到了设计要求。 展开更多
关键词 软件无线电 niosⅡ DDC 遥测遥控
在线阅读 下载PDF
基于NIOSII的运动目标检测跟踪系统 被引量:1
9
作者 邵玮 《探测与控制学报》 CSCD 北大核心 2008年第3期55-58,共4页
提出采用高性能芯片EP2S90为核心,结合NIOSII软核处理器的高处理性能,实现视频信号采集与处理的运动目标检测跟踪,提高了系统的实时性,减小了系统的结构,拓展了系统的使用范围。最后,结合目标检测算法对图像序列进行了仿真实验,实验测... 提出采用高性能芯片EP2S90为核心,结合NIOSII软核处理器的高处理性能,实现视频信号采集与处理的运动目标检测跟踪,提高了系统的实时性,减小了系统的结构,拓展了系统的使用范围。最后,结合目标检测算法对图像序列进行了仿真实验,实验测试结果说明利用该系统能够获得比较理想的目标检测跟踪结果。 展开更多
关键词 niosii软核处理器 实时性 运动目标检测和跟踪
在线阅读 下载PDF
基于NIOSII的电能表现场校验仪系统设计 被引量:3
10
作者 张庆辉 崔勇 张强 《电测与仪表》 北大核心 2014年第17期6-11,17,共7页
为了解决多路电压、电流同步交流采样以及运算精度不高的问题,设计开发了基于NIOSII的电能表现场校验仪。给出了系统架构、电压采集模块、电流采集模块、A/D转换模块、过零检测电路和软件开发流程。相对于传统的DSP或专用计量芯片实现方... 为了解决多路电压、电流同步交流采样以及运算精度不高的问题,设计开发了基于NIOSII的电能表现场校验仪。给出了系统架构、电压采集模块、电流采集模块、A/D转换模块、过零检测电路和软件开发流程。相对于传统的DSP或专用计量芯片实现方案,该设计具有设计灵活、处理速度快、运算精度高等特点。测试结果表明,该系统工作稳定、误差小。 展开更多
关键词 现场校验仪 系统设计 误差校准
在线阅读 下载PDF
基于NiosII的电子收费专用芯片验证与测试平台设计 被引量:1
11
作者 李跃辉 金丽 《南通大学学报(自然科学版)》 CAS 2013年第3期23-27,共5页
通过NiosII处理器及可编程片上系统(SOPC),设计了一套电子收费(ETC)专用芯片的验证与测试平台.该平台采用Altera CycloneII EP2C35F672C6N现场可编程门阵列(FPGA)芯片,根据ETC专用芯片的功能,对FPGA芯片内的NiosII处理器核配置相关外设... 通过NiosII处理器及可编程片上系统(SOPC),设计了一套电子收费(ETC)专用芯片的验证与测试平台.该平台采用Altera CycloneII EP2C35F672C6N现场可编程门阵列(FPGA)芯片,根据ETC专用芯片的功能,对FPGA芯片内的NiosII处理器核配置相关外设,并编写NiosII应用软件,完成ETC专用芯片的FPGA验证和测试.实践表明,该平台可以提高系统的可复用性,缩短芯片开发周期,降低成本. 展开更多
关键词 niosii处理器 电子收费专用芯片 现场可编程门阵列
在线阅读 下载PDF
基于NiosII的JPEG2000编解码系统设计与实现
12
作者 高玉龙 康学福 +2 位作者 王骐 白旭 张中兆 《红外与激光工程》 EI CSCD 北大核心 2008年第S2期681-685,共5页
给出了一个基于JPEG2000算法的红外图像压缩解压缩系统的设计方案。该系统使用专用的硬件压缩芯片ADV202以及ADV7179、ADV7189和FPGA内嵌的NiosII软核处理器,解决了直接采用FPGA+DSP设计复杂、开发周期长的缺点。NiosII软核处理器通过II... 给出了一个基于JPEG2000算法的红外图像压缩解压缩系统的设计方案。该系统使用专用的硬件压缩芯片ADV202以及ADV7179、ADV7189和FPGA内嵌的NiosII软核处理器,解决了直接采用FPGA+DSP设计复杂、开发周期长的缺点。NiosII软核处理器通过IIC总线对ADV202、ADV7189的控制实现图像数据的A/D转换和图像压缩,对ADV202、ADV7179的控制实现图像的解压缩和D/A转换。与此同时采用抽场补场的方式实现图像压缩和传输速率的要求,并且通过改变抽场参数可以实现传输速率的改变。实验表明文中的设计方案达到了系统要求的各项技术指标。 展开更多
关键词 JPEG2000 图像编解码 niosii软核处理器 AVALON总线
原文传递
基于NIOSII和蓝牙的炮弹装订系统
13
作者 李飞 杨卫 张皎 《核电子学与探测技术》 CAS CSCD 北大核心 2010年第11期1430-1433,共4页
针对新型捷联结构中相对旋转运动下的初始参数装订问题,设计了基于蓝牙的解决方案。在FPGA中构建基于NIOSII处理器的SOPC系统,实现对蓝牙的控制。实验结果表明,系统在高速相对转动以及高过载情况下能够进行稳定的数据传输,能够满足... 针对新型捷联结构中相对旋转运动下的初始参数装订问题,设计了基于蓝牙的解决方案。在FPGA中构建基于NIOSII处理器的SOPC系统,实现对蓝牙的控制。实验结果表明,系统在高速相对转动以及高过载情况下能够进行稳定的数据传输,能够满足弹体飞行时对通信可靠性的要求。 展开更多
关键词 捷联结构 相对转动 参数装订 蓝牙 niosii
在线阅读 下载PDF
基于NiosII的光栅细分电路系统设计 被引量:2
14
作者 汪涛 杜立剑 《单片机与嵌入式系统应用》 2010年第5期32-35,共4页
在分析四倍频直接细分原理的基础上,提出利用专用插值芯片(IC-NV)对前端输出的正交信号进行插值细分的方法;采用SOPC技术和基于NiosⅡ软核处理器的系统设计方案,在FPGA中设计了二次细分辨向组件和测速组件,并将位移结果和速度值显示在12... 在分析四倍频直接细分原理的基础上,提出利用专用插值芯片(IC-NV)对前端输出的正交信号进行插值细分的方法;采用SOPC技术和基于NiosⅡ软核处理器的系统设计方案,在FPGA中设计了二次细分辨向组件和测速组件,并将位移结果和速度值显示在128×64 LCD上。仿真结果表明,该系统实时性好,可靠性高,误差小,能够轻松实现高达64倍的细分。 展开更多
关键词 光栅位移传感器 莫尔条纹 插值 FPGA NiosⅡ
在线阅读 下载PDF
NiosII和USB接口的高速数据采集卡设计 被引量:1
15
作者 杜改丽 封治华 王勇 《单片机与嵌入式系统应用》 2008年第8期22-24,28,共4页
介绍一种基于USB2.0接口和FPGA的高精度实时采样的高速数据采集卡的设计;详细介绍系统硬件设计、固件设计、基于Windows驱动程序模型(WDM)的设备驱动程序设计以及用户软件的设计。通过试验证明,其具有很好的可靠性和稳定性,具有很强的... 介绍一种基于USB2.0接口和FPGA的高精度实时采样的高速数据采集卡的设计;详细介绍系统硬件设计、固件设计、基于Windows驱动程序模型(WDM)的设备驱动程序设计以及用户软件的设计。通过试验证明,其具有很好的可靠性和稳定性,具有很强的实用价值。 展开更多
关键词 USB2.0 niosii 固件 高速数据采集 CY7C68013
在线阅读 下载PDF
基于NiosII软核的嵌入式网络通信电路设计 被引量:2
16
作者 王勇 张锦荣 +2 位作者 林林 孙立功 李娜 《科技视界》 2015年第30期28-28,共1页
越来越多的基于Nios II软核的嵌入式系统,采用以太网通信方式进行数据传递。ENC28J60是一种高集成度的以太网接口芯片,内置了10 Mbps以太网物理层器件、媒体访问控制器,以及SPI串行接口,十分适合嵌入式系统的网络通信。主要介绍了ENC28... 越来越多的基于Nios II软核的嵌入式系统,采用以太网通信方式进行数据传递。ENC28J60是一种高集成度的以太网接口芯片,内置了10 Mbps以太网物理层器件、媒体访问控制器,以及SPI串行接口,十分适合嵌入式系统的网络通信。主要介绍了ENC28J60的内部构成、基于Nios II的网络通信电路的软硬件设计,以及电路调试过程。 展开更多
关键词 niosii 网络通信 ENC28J60 嵌入式系统
在线阅读 下载PDF
基于NiosII的JPEG图像压缩系统平台设计 被引量:1
17
作者 李宝钢 孟令军 +1 位作者 王宏涛 张国兵 《通信技术》 2010年第3期142-143,146,共3页
文中提出了一种基于NIOSII软核处理器的JPEG图像压缩系统平台的实现方法,主要介绍了SOPC技术以及NIOSII软核处理器的特点,并分别介绍了系统的硬件结构设计以及工作原理和JPEG图像压缩算法流程以及软件实现方法。采用该系统平台能够更加... 文中提出了一种基于NIOSII软核处理器的JPEG图像压缩系统平台的实现方法,主要介绍了SOPC技术以及NIOSII软核处理器的特点,并分别介绍了系统的硬件结构设计以及工作原理和JPEG图像压缩算法流程以及软件实现方法。采用该系统平台能够更加方便快捷的实现JPEG压缩算法的应用,而且可以根据图像压缩处理的要求,对系统进行灵活地裁减、扩充,真正实现了系统软硬件的可编程。 展开更多
关键词 SOPC niosii JPEG 图像压缩
原文传递
基于NiosII和3G无线网络的远程数据传输系统 被引量:1
18
作者 戴峻峰 《电子技术应用》 北大核心 2013年第2期86-88,92,共4页
为了实现有线网络难以覆盖的远程数据传输,设计了基于NiosII系统的远程数据传输系统。系统中使用FPGA芯片的IP核构建NiosII控制系统和与3G模块通信的UART接口,同时设计了数据传输控制程序和通信协议,实现了通过3G无线网络的数据远程传... 为了实现有线网络难以覆盖的远程数据传输,设计了基于NiosII系统的远程数据传输系统。系统中使用FPGA芯片的IP核构建NiosII控制系统和与3G模块通信的UART接口,同时设计了数据传输控制程序和通信协议,实现了通过3G无线网络的数据远程传输。针对电力系统的远程数据采集进行了测试,系统功能完善,运行可靠。 展开更多
关键词 3G无线网络 niosii系统 远程数据传输
在线阅读 下载PDF
基于NIOSII指纹采集系统设计与实现 被引量:1
19
作者 陈波 江杰 《微计算机信息》 2010年第11期47-49,共3页
本文以嵌入式应用为背景,提出了一种基于NIOSII的指纹采集系统设计方案,给出了该系统的硬件设计结构和软件算法,并利用NIOSII定制指令来加速实现指纹图像预处理算法。实验结果表明,该系统能够有效采集指纹数据,实时处理并获取指纹有用信... 本文以嵌入式应用为背景,提出了一种基于NIOSII的指纹采集系统设计方案,给出了该系统的硬件设计结构和软件算法,并利用NIOSII定制指令来加速实现指纹图像预处理算法。实验结果表明,该系统能够有效采集指纹数据,实时处理并获取指纹有用信息,提高指纹图像增强的效果和速度。 展开更多
关键词 指纹采集 图像预处理 NIOSH 自定制指令
在线阅读 下载PDF
基于NiosII的SOPC嵌入式高精度温度测量仪设计 被引量:1
20
作者 杨秀增 《数字技术与应用》 2012年第11期179-180,共2页
针对传统8位温度测试仪测量精度低的缺点,利用FPGA设计基于NiosII的SOPC嵌入式高精度温度测量仪,采用了"NiosII+DS18B20"SOPC嵌入式设计结构。测试结果表明:本设计结构在抗干扰能力、测量精确和扩展性等方面具有较好的优势,... 针对传统8位温度测试仪测量精度低的缺点,利用FPGA设计基于NiosII的SOPC嵌入式高精度温度测量仪,采用了"NiosII+DS18B20"SOPC嵌入式设计结构。测试结果表明:本设计结构在抗干扰能力、测量精确和扩展性等方面具有较好的优势,有一定的实用价值。 展开更多
关键词 高精度温度测量仪 可编程逻辑门列阵 SOPC niosii
在线阅读 下载PDF
上一页 1 2 10 下一页 到第
使用帮助 返回顶部