-
题名多核编解码器的驱动设计与实现
- 1
-
-
作者
丁炜
-
机构
瑞芯微电子股份有限公司核心算法中心
-
出处
《福建电脑》
2025年第5期81-84,共4页
-
文摘
为了解决多核编解码器在芯片设计中的资源竞争与协同问题,本文提出一种分层式的驱动设计方案。该方案针对异构多核,采用共享任务队列与读写信号量机制来有效处理资源竞争。针对同构多核,则引入CCU层、负载均衡与共享IOMMU内存映射表,以实现高效协同工作。实践结果表明,该驱动灵活性强,仅需配置DTSI文件即可适配不同硬件平台,满足多核编解码器的设计需求。
-
关键词
多核编解码器
分层式驱动
同构多核
异构多核
-
Keywords
multi core codec
Hierarchical Drive
Isomorphic multi-core
Heterogeneous multi-core
-
分类号
TP37
[自动化与计算机技术—计算机系统结构]
-
-
题名一种基于多核流水的多标准视频编解码器体系结构
被引量：9
- 2
-
-
作者
张鹏
杜建国
解晓东
高文
-
机构
中国科学院计算技术研究所
-
出处
《计算机研究与发展》
EI
CSCD
北大核心
2008年第11期1985-1993,共9页
-
基金
国家自然科学基金项目(60672088)~~
-
文摘
多标准已成为视频编解码器的发展趋势,这给系统设计带来了性能和灵活性双重的挑战.根据视频标准间算法的异同点,提出并实现了一种多标准视频编解码器芯片的体系结构,支持包括H.264/AVC,AVS和VC-1的多个标准.系统级采用了基于宏块的多核流水线结构,在保持可编程性的基础上显著提高了系统级的并行度.模块级进行了详细的软硬划分设计,可配置的专用数据通路用以加速各模块的特定运算.VLSI实现表明,芯片面积仅为961kgate,且能保证NTSC(30fps)和PAL(25fps)的实时编解码.
-
关键词
多核
多标准
可编程性
视频编解码器
超大规模集成电路
-
Keywords
multi-core
multi-standard
programmability
video codec
VLSI
-
分类号
TP303
[自动化与计算机技术—计算机系统结构]
TN492
[电子电信—微电子学与固体电子学]
-
-
题名4K视频流HEVC编解码传输的异构多核方法研究
被引量：4
- 3
-
-
作者
李毅航
张宽
尹雅君
唐俊龙
唐立军
-
机构
长沙理工大学物理与电子科学学院
近地空间电磁环境监测与建模湖南省普通高校重点实验室
-
出处
《现代电子技术》
北大核心
2019年第6期121-125,共5页
-
基金
国家科技支撑计划课题(2014BAH28F04)
湖南省教育厅科学研究项目(15K009)
湖南省教育厅科学研究项目(17K004)~~
-
文摘
HEVC视频编解码标准常用于压缩解压高清视频数据,但对于4K及以上超高清视频数据,传统的视频流编解码传输方式难以实现高效的视频压缩率和压缩速率。文中针对超高清视频流HEVC编解码,提出ARM+FPGA的异构多核视频流传输方法,用ARM搭建Linux系统实现多任务处理与实时监控,用FPGA实现硬件加速,对视频流进行接收、转换、处理、编解码以及输出显示。采用Zynq UltraScale+MPSOC全可编程平台进行4K视频HEVC编解码传输测试,视频分辨率为3 840×2 160,帧率为30 f/s,像素格式为YUV420,颜色深度为8位,时长120 s。测试结果表明,编码所用时长仅为71 s,视频数据压缩率高达6.19%,较好地满足4K视频编解码传输要求。
-
关键词
超高清视频
4K视频流
HEVC编解码传输
异构多核
视频分辨率
编码速率
-
Keywords
ultra-high definition video
4K video stream
HEVC codec transmission
heterogeneous multi-core
video resolution
encoding rate
-
分类号
TN919.3-34
[电子电信—通信与信息系统]
TP302.1
[自动化与计算机技术—计算机系统结构]
-
