期刊文献+
共找到33,265篇文章
< 1 2 250 >
每页显示 20 50 100
基于FPGA的DDPG算法硬件映射解析与机器人运动技能学习
1
作者 朱晓庆 毕兰越 +5 位作者 宫婉儒 吴通 李钟军 吴杜兴 张川 杨晓蓬 《哈尔滨工业大学学报》 北大核心 2026年第1期24-34,共11页
为研究神经网络和强化学习算法与高等动物进化原理之间的联系,本文结合深度确定性策略梯度(deep deterministic policy gradient,DDPG)算法构建了一套可观测、可解释的轮足机器人自主运动控制系统。首先在FPGA(field-programmable gate ... 为研究神经网络和强化学习算法与高等动物进化原理之间的联系,本文结合深度确定性策略梯度(deep deterministic policy gradient,DDPG)算法构建了一套可观测、可解释的轮足机器人自主运动控制系统。首先在FPGA(field-programmable gate arrays)上部署Actor-Critic神经网络,并设计了一套FPGA-ARM机器人控制系统,通过实时导出网络权值激活信号并生成权值热力图,以可视化展示策略演化过程。实验表明,该方案单步计算时延缩减至28μs,5000步内完成收敛。同时,权值热力图揭示了策略在初期、中期及后期3个阶段的动态演化,定性分析表明,非关注区域对整体策略影响微弱、资源利用更趋优化。本文提出的硬件-算法协同框架为强化学习“黑箱”可观测性研究提供了新范式,展示了FPGA在嵌入式机器人控制中兼具低延迟、高并行和低功耗的独特优势,为多智能体协作与异构平台下的实时技能学习与硬件加速提供了潜在应用前景。 展开更多
关键词 机器人 学习机理解析 技能学习 fpga 强化学习
在线阅读 下载PDF
极化敏感阵列二维DOA与极化参数联合估计的FPGA实现
2
作者 刘鲁涛 魏潇潇 郭沐然 《电子信息对抗技术》 2026年第1期101-108,共8页
针对在现场可编程门阵列(Field Programmable Gate Array,FPGA)上实现基于极化敏感阵列的多重信号分类(Multiple Signal Classification,MUSIC)算法进行二维波达方向(Direction of Arrival,DOA)和二维极化参数联合估计时,硬件资源占用... 针对在现场可编程门阵列(Field Programmable Gate Array,FPGA)上实现基于极化敏感阵列的多重信号分类(Multiple Signal Classification,MUSIC)算法进行二维波达方向(Direction of Arrival,DOA)和二维极化参数联合估计时,硬件资源占用大、运行时间长的问题,提出了一种基于极化MUSIC算法的四维参数联合估计FPGA实现架构。该架构包括信号协方差矩阵计算模块、Jacobi旋转模块、噪声子空间提取模块、两级空间谱搜索模块和极化参数计算模块。Jacobi旋转模块被拆分为多个可复用模块,并采用查找表模块生成旋转矩阵。一级空间谱搜索模块通过二维DOA搜索初步确定信源的角度信息。二级空间谱搜索模块根据一级搜索的角度结果确定二级搜索区域各点的极化信息,并计算该区域的四维空间谱,区域内最小值对应的四维参数信息即为最终估计的信源方向角、俯仰角、极化辅助角和极化相位角。仿真结果表明,与传统极化MUSIC算法的四维搜索算法相比,该架构避免了大量四维空间谱计算,同时保证了四维参数估计的精度,显著减少了运行时间和硬件资源消耗。 展开更多
关键词 fpga 极化敏感阵列 MUSIC算法 波达方向 极化参数 四维参数联合估计
在线阅读 下载PDF
基于FPGA的轻量化自适应ORB算法研究与实现
3
作者 王鼎轩 姚荣彬 +1 位作者 赵中华 李晓欢 《现代电子技术》 北大核心 2026年第1期117-123,共7页
为了解决ORB算法计算复杂、实时性差以及算法固定阈值在光照变化及低纹理场景下特征检测不足的问题,文中提出一种基于FPGA的轻量化自适应ORB算法加速架构。首先,对ORB算法的特征方向计算进行改进,采用了一种基于区域划分的特征方向角度... 为了解决ORB算法计算复杂、实时性差以及算法固定阈值在光照变化及低纹理场景下特征检测不足的问题,文中提出一种基于FPGA的轻量化自适应ORB算法加速架构。首先,对ORB算法的特征方向计算进行改进,采用了一种基于区域划分的特征方向角度和描述符计算方法,减少了计算资源消耗,结合FPGA的并行化和流水线计算优势,设计了一种轻量化ORB加速架构;其次,在原有算法的基础上加入直方图均衡算法,调整图像亮度,提高图像的对比度,使图像的特征细节更加明显;最后,针对ORB算法的固定阈值,设计了一种自适应阈值计算方法,实现了算法在弱光照和低纹理场景下提取特征点数量的提升。实验结果表明:相对于软件的算法实现,基于FPGA的硬件加速架构能够得到16.1倍的加速效果,在弱光照和低纹理条件下提取特征点数量分别是ORB算法的6.67倍和2.56倍,特征匹配点对数量分别是ORB算法的5.62倍和1.5倍。实现了算法的加速和资源消耗的降低,提升了算法的自适应性以及在不同场景的鲁棒性。 展开更多
关键词 ORB 特征检测 fpga 轻量化 直方图均衡 自适应阈值 弱光照 低纹理
在线阅读 下载PDF
低轨卫星捕获算法的优化与FPGA实现
4
作者 杨虹 杨天昊 +7 位作者 郑斌 曾令昕 马壮 谭红涛 周海洋 李颖 黎淼 赵汝法 《现代电子技术》 北大核心 2026年第1期21-26,共6页
与北斗卫星融合的低轨卫星通导一体化系统能够有效提高我国卫星系统的导航定位和通信能力,但低轨卫星终端的高速运动会导致多普勒频偏较大,增加信号捕获的难度,因此,为了快速且准确地捕获通信导航一体化信号,文中以低轨卫星高动态引起... 与北斗卫星融合的低轨卫星通导一体化系统能够有效提高我国卫星系统的导航定位和通信能力,但低轨卫星终端的高速运动会导致多普勒频偏较大,增加信号捕获的难度,因此,为了快速且准确地捕获通信导航一体化信号,文中以低轨卫星高动态引起的大多普勒频偏信号为研究对象,通过Matlab工具分别仿真验证了PMF-FFT算法结合补零法和加窗法的优化效果,优化后的结构能使捕获峰值提高64.7%。通过确定窗函数和补零个数优化传统的PMF-FFT捕获算法,并对FFT模块进行改进,使其具有可重构性以适应补零个数不同的情况。文中使用Verilog HDL硬件描述语言对优化后的PMF-FFT算法进行硬件实现,Vivado仿真波形和实验结果均证实了算法优化后的正确性和有效性,为低轨卫星捕获提供了理论支持。 展开更多
关键词 低轨卫星 通导一体化 多普勒频偏 PMF-FFT 加窗 补零 可重构FFT fpga实现
在线阅读 下载PDF
暗通道先验优化的FPGA实时去雾系统
5
作者 刘梦雪 刘成 《计算机测量与控制》 2026年第1期157-165,共9页
暗通道先验算法中,天空区域因高亮无法满足先验条件致使透射率求取出现偏差,透射率细化与大气光映射求取复杂,算法整体计算耗时长,无法满足现代实时去雾的发展需求;为了解决这些问题,一个有效的解决方法为对算法进行轻量化以适配硬件实... 暗通道先验算法中,天空区域因高亮无法满足先验条件致使透射率求取出现偏差,透射率细化与大气光映射求取复杂,算法整体计算耗时长,无法满足现代实时去雾的发展需求;为了解决这些问题,一个有效的解决方法为对算法进行轻量化以适配硬件实时性;通过优化滤波窗口大小获取暗通道以满足硬件资源限制;采用直接对输入图像遍历像素点最大值快速收敛大气光强;引入均值滤波轻量化透射率细化过程;基于亮度阈值分割天空,根据天空占比自适应调整透射率下边界值,实现天空区域的有效去雾;利用FPGA并行优势对所优化算法硬件加速与实现,在Xilinx平台部署从MIPI雾图传感至HDMI去雾结果显示的完整实时图像去雾系统;实验证明优化算法的去雾效果在主客观评价指标上均优于传统暗通道先验,处理一帧1 080 P高帧率图像仅耗时33.016 5 ms,系统通过了去雾效果和实时性验证。 展开更多
关键词 暗通道先验 实时去雾 图像处理 硬件加速 fpga
在线阅读 下载PDF
基于FPGA的嵌入式加密系统设计与实现
6
作者 冯淑贤 蔡树向 +2 位作者 陈青华 杨宇航 杨文广 《烟台大学学报(自然科学与工程版)》 2026年第1期72-78,共7页
针对物联网及嵌入式设备对高效安全通信的迫切需求,设计了一种基于现场可编程门阵列(FPGA)的嵌入式数据加密系统,旨在为资源受限场景提供低成本、高可靠性的数据安全传输方案。系统采用分层架构设计,通过上位机与EZ-USB FX2芯片完成指... 针对物联网及嵌入式设备对高效安全通信的迫切需求,设计了一种基于现场可编程门阵列(FPGA)的嵌入式数据加密系统,旨在为资源受限场景提供低成本、高可靠性的数据安全传输方案。系统采用分层架构设计,通过上位机与EZ-USB FX2芯片完成指令交互和数据中转,利用FPGA作为核心控制单元,集成轻量级AES-128加密算法实现硬件级数据加密。为优化资源利用,系统通过串行方式实现加密运算,并对AES算法中的密钥扩展模块进行优化。最终通过仿真和测试验证,本系统实现的AES算法在加密过程中最高可达到181.1 MHz的时钟频率,能够高效实现数据加密,满足设计需求。 展开更多
关键词 fpga AES加密算法 USB2.0
在线阅读 下载PDF
基于FPGA和STM32的电网参数测量装置
7
作者 刘钰琨 李琪 +1 位作者 吴娜娜 王杰铃 《电子设计工程》 2026年第1期76-80,共5页
为了保护电网的稳定可靠,对电网参数进行实时准确测量有着重要的现实意义。针对电网信号频率、幅值和谐波含量等主要参数的测量方法,以FPGA作为主处理器,STM32作为辅助处理器,设计在线测量电网参数的装置,优化各种参数测量的算法。实验... 为了保护电网的稳定可靠,对电网参数进行实时准确测量有着重要的现实意义。针对电网信号频率、幅值和谐波含量等主要参数的测量方法,以FPGA作为主处理器,STM32作为辅助处理器,设计在线测量电网参数的装置,优化各种参数测量的算法。实验表明,该装置能够实现对电网参数的有效测量,将测量数据与万用表和示波器的测量数据进行对比,误差小于5%,并且在实时性和稳定性等方面均表现出色。该装置能够满足电力系统对电网参数测量的要求。 展开更多
关键词 fpga STM32 电网参数 参数测量 测量装置
在线阅读 下载PDF
基于FPGA的高速ADC测试系统研究
8
作者 李仕军 谌谦 +4 位作者 刘建明 杨超 梁希 谢休华 李小虎 《微处理机》 2026年第1期1-6,共6页
本研究介绍了一种基于FPGA的超高速ADC芯片测试系统。重点阐述了该系统的设计原理,包括测试系统的时钟树网络和数据采集系统的电源网络设计。基于FPGA实现了针对超高速ADC的数据采集和数据缓存的采集平台,以及动态性能测试软件系统,并... 本研究介绍了一种基于FPGA的超高速ADC芯片测试系统。重点阐述了该系统的设计原理,包括测试系统的时钟树网络和数据采集系统的电源网络设计。基于FPGA实现了针对超高速ADC的数据采集和数据缓存的采集平台,以及动态性能测试软件系统,并提供可调的超高精度、低抖动的时钟信号。结果表明,ADC芯片在1 GHz时的SNR为34.03 dBFS,ENOB为5.65 bit;在20 GHz时的SNR为30.07 dBFS,ENOB为4.58 bit。测试结果与芯片手册一致,表明该测试系统满足超高速ADC的测试要求,也可用于8位或12位、12 Gsps以上ADC芯片的测试。 展开更多
关键词 超高速ADC芯片测试 测试系统 fpga 低抖动时钟
在线阅读 下载PDF
基于FPGA的电力电缆TFDR故障定位与信号处理研究
9
作者 李怀生 刘鎏 +1 位作者 陈柳宁 邓明 《消费电子》 2026年第1期104-106,共3页
电力电缆是城市电网的关键构成部分,电力电缆故障定位的精确程度对供电系统的运行安全和维护效率起着直接作用。文章针对传统方法在抗干扰和实时处理能力上的缺陷,提出了一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FP... 电力电缆是城市电网的关键构成部分,电力电缆故障定位的精确程度对供电系统的运行安全和维护效率起着直接作用。文章针对传统方法在抗干扰和实时处理能力上的缺陷,提出了一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的时频域反射法(Time-Frequency Domain Reflectometry,TFDR)故障定位与信号处理方法,借助设计高分辨率高斯包络线性调频信号(Gaussian Envelope Linear Chirp,GELC)作为激励信号、改进维格纳–维尔分布(Wigner-Ville Distribution,WVD)时频变换结构以及应用Hough Transform椭圆识别算法,切实提高系统对微弱反射信号的识别能力,并以FPGA架构为基础,构建了一套实用性突出、集成度良好的电缆故障定位技术方案。 展开更多
关键词 fpga TFDR 电缆故障定位 WVD
在线阅读 下载PDF
基于FPGA的万兆以太网卡系统设计
10
作者 李耀成 杨升琦 常可铮 《机电信息》 2026年第1期27-31,35,共6页
随着网络信息技术的迅速发展,信息传输量持续增长,传统通信接口已难以满足多样化应用场景对高带宽的要求。万兆以太网凭借其高速传输特性正逐渐成为高性能通信系统的重要选择。万兆以太网卡的系统设计首先以万兆以太网协议栈为研究对象... 随着网络信息技术的迅速发展,信息传输量持续增长,传统通信接口已难以满足多样化应用场景对高带宽的要求。万兆以太网凭借其高速传输特性正逐渐成为高性能通信系统的重要选择。万兆以太网卡的系统设计首先以万兆以太网协议栈为研究对象,构建了基于UDP协议的模型,然后系统阐述了各层协议的功能,设计了完整的UDP协议栈体系结构。系统通过PCIe接口实现与上位机CPU的高速数据交互,实现了UDP、ARP、IP等核心以太网协议封装与解析的逻辑,具备完善的网络协议处理功能。通过搭建实验验证平台,完成了自回环测试与双机互连实验,验证了网卡系统功能的正确性、稳定性与吞吐性能。 展开更多
关键词 fpga 万兆以太网 UDP/IP协议栈 PCIE
在线阅读 下载PDF
面向边缘计算的低功耗FPGA嵌入式图像识别加速架构研究
11
作者 卢宏超 同航 王浩南 《电脑编程技巧与维护》 2026年第1期156-158,共3页
为提高边缘图像识别的低功耗水平、实时性与架构适配性,提出了面向边缘计算的低功耗FPGA嵌入式图像识别加速架构。该架构量化了建模边缘场景的图像识别任务特征,优化了硬件友好型算法。设计了异构计算单元、三级存储架构与动态功耗策略... 为提高边缘图像识别的低功耗水平、实时性与架构适配性,提出了面向边缘计算的低功耗FPGA嵌入式图像识别加速架构。该架构量化了建模边缘场景的图像识别任务特征,优化了硬件友好型算法。设计了异构计算单元、三级存储架构与动态功耗策略。实现了FPGA加速核与边缘嵌入式系统的深度协同。研究结果表明,该架构可有效平衡边缘场景的功耗约束与识别性能需求,为边缘端图像识别提供了高能效、高适配的加速方案。 展开更多
关键词 边缘计算 fpga加速架构 图像识别 低功耗优化
在线阅读 下载PDF
核安全级FPGA亚稳态验证技术的研究与实践
12
作者 高玉斌 武方杰 +2 位作者 王晓燕 许先音 董玲玲 《自动化仪表》 2026年第1期25-31,37,共8页
目前,核安全级仪控系统中的现场可编程门阵列(FPGA)亚稳态问题以识别风险为主。对功能造成的负面影响通常是靠人工分析,存在分析结果不准确、不直观等问题。根据IEC 62566要求,通过对亚稳态机理的研究,创新性地提出一种针对核安全级FPG... 目前,核安全级仪控系统中的现场可编程门阵列(FPGA)亚稳态问题以识别风险为主。对功能造成的负面影响通常是靠人工分析,存在分析结果不准确、不直观等问题。根据IEC 62566要求,通过对亚稳态机理的研究,创新性地提出一种针对核安全级FPGA亚稳态问题的系统化验证技术。该技术通过跨时钟域(CDC)特征分析识别亚稳态风险点,基于亚稳态仿真模型测试亚稳态对功能的影响,并评估亚稳态平均无故障时间(MTBF)。该研究为我国核安全级FPGA亚稳态验证提供了一种通用技术。该技术成功应用于三代堆型的多个核安全级仪控系统的FPGA验证工作中。实践结果表明,该技术在可靠性验证上具有重要价值。 展开更多
关键词 仪控系统 核安全级 现场可编程门阵列 平均无故障时间 亚稳态 跨时钟域 三代堆型
在线阅读 下载PDF
基于FPGA的MobileNetV1目标检测加速器设计 被引量:3
13
作者 严飞 郑绪文 +2 位作者 孟川 李楚 刘银萍 《现代电子技术》 北大核心 2025年第1期151-156,共6页
卷积神经网络是目标检测中的常用算法,但由于卷积神经网络参数量和计算量巨大导致检测速度慢、功耗高,且难以部署到硬件平台,故文中提出一种采用CPU与FPGA融合结构实现MobileNetV1目标检测加速的应用方法。首先,通过设置宽度超参数和分... 卷积神经网络是目标检测中的常用算法,但由于卷积神经网络参数量和计算量巨大导致检测速度慢、功耗高,且难以部署到硬件平台,故文中提出一种采用CPU与FPGA融合结构实现MobileNetV1目标检测加速的应用方法。首先,通过设置宽度超参数和分辨率超参数以及网络参数定点化来减少网络模型的参数量和计算量;其次,对卷积层和批量归一化层进行融合,减少网络复杂性,提升网络计算速度;然后,设计一种八通道核间并行卷积计算引擎,每个通道利用行缓存乘法和加法树结构实现卷积运算;最后,利用FPGA并行计算和流水线结构,通过对此八通道卷积计算引擎合理的复用完成三种不同类型的卷积计算,减少硬件资源使用量、降低功耗。实验结果表明,该设计可以对MobileNetV1目标检测进行硬件加速,帧率可达56.7 f/s,功耗仅为0.603 W。 展开更多
关键词 卷积神经网络 目标检测 fpga MobileNetV1 并行计算 硬件加速
在线阅读 下载PDF
基于国产DSP和FPGA的高速信号处理板硬件电路设计 被引量:2
14
作者 孙艳萍 边晨通 +1 位作者 屈文涛 宋淑军 《仪表技术与传感器》 北大核心 2025年第5期33-38,共6页
针对目前高速信号处理板多选用国外芯片,国产化程度较低的问题,文中基于DSP和FPGA芯片完成了高速信号处理板国产化设计。首先考虑高速信号处理板应用于人工智能、图像处理等领域,是一种高精度和复杂运算的场景,因此选择DSP芯片FTDOC35BB... 针对目前高速信号处理板多选用国外芯片,国产化程度较低的问题,文中基于DSP和FPGA芯片完成了高速信号处理板国产化设计。首先考虑高速信号处理板应用于人工智能、图像处理等领域,是一种高精度和复杂运算的场景,因此选择DSP芯片FTDOC35BB_FT_M6678为主设计信号处理模块,选择FPGA芯片FMQL45T900为主设计控制单元模块;然后在CANDENCE软件中进一步采用分布式设计硬件电路,完成了高速信号接口模块、DDR3存储模块、EMIF模块的电路设计;最后使用CCS5.5集成开发环境对高速信号处理板各个接口及外设进行了测试。测试指标均达到要求,证明该高速信号处理板国产化设计切实可行,加速了高速信号处理板的国产化进程。 展开更多
关键词 国产化 fpga DSP 高速信号
在线阅读 下载PDF
基于ARM+FPGA的机载信息管理处理机设计 被引量:2
15
作者 王健 郭霖佯 +4 位作者 何自豪 周立辉 陈家福 李欣琦 周浩 《火力与指挥控制》 北大核心 2025年第4期85-92,共8页
为实现飞机在执行战术任务时对格式化链路消息的接收处理、态势信息综合处理、载机平台信息采集、指令应答与信息回传、雷达目标定位等功能,设计一种基于ARM+FPGA架构机载信息管理处理机。介绍机载信息管理处理机具体功能和应用,从硬件... 为实现飞机在执行战术任务时对格式化链路消息的接收处理、态势信息综合处理、载机平台信息采集、指令应答与信息回传、雷达目标定位等功能,设计一种基于ARM+FPGA架构机载信息管理处理机。介绍机载信息管理处理机具体功能和应用,从硬件和软件设计两个方面对系统结构进行详细阐述,完成机载信息综合处理模块、RS422和ARINC429相关接口的软硬件设计工作,使得机载信息管理处理机能够实时处理机载电台、显控机、雷达、导航系统等相关设备的信息,并根据系统通信协议的要求完成各类型系统数据的实时接收、解析、检索和发送任务。通过对系统的联调联试和测试工作,发现达到系统各项指标要求并验证了其可行性和稳定性。 展开更多
关键词 机载处理机 RS422 ARINC429 fpga ARM
在线阅读 下载PDF
基于FPGA的MIL-STD-1553B总线接口曼彻斯特编解码设计 被引量:1
16
作者 王彦朋 李鑫 王晓君 《通信与信息技术》 2025年第3期79-83,94,共6页
MIL-STD-1553B是一种广泛应用于航空航天领域的数字通信总线标准,用于在飞行器和地面设备之间进行数据通信。它的特点是高可靠性、抗干扰能力强以及数据传输速度适中。在1553B总线中,数据采用曼彻斯特码进行传输,以确保数据的可靠性和... MIL-STD-1553B是一种广泛应用于航空航天领域的数字通信总线标准,用于在飞行器和地面设备之间进行数据通信。它的特点是高可靠性、抗干扰能力强以及数据传输速度适中。在1553B总线中,数据采用曼彻斯特码进行传输,以确保数据的可靠性和完整性。基于FPGA的MIL-STD-1553B总线接口曼彻斯特编解码设计旨在实现对MILSTD-1553B总线数据的可靠编解码。该设计通过使用FPGA芯片,结合曼彻斯特编解码算法和奇偶校验机制,实现了对1553B总线数据的高效处理。接收端负责将串行数据解码为并行数据,并进行校验以确保数据的准确性,而发送端则负责将并行数据编码为符合标准的串行数据,并添加必要的同步头和校验位。这种设计能够满足航空航天等领域对于1553B总线通信的严格要求,提高了数据传输的可靠性和稳定性。在深入分析1553B总线接口的基础上,使用Verilog语言实现曼彻斯特编解码器的工作原理、工作过程、逻辑设计及仿真验证。 展开更多
关键词 fpga 曼彻斯特编解码 1553B协议 VERILOG
在线阅读 下载PDF
基于FPGA的脉冲激光告警系统设计
17
作者 张瑞 武振涛 +3 位作者 薛鹏 杨帅 徐承雨 王志斌 《激光杂志》 北大核心 2025年第6期29-35,共7页
针对脉冲激光被广泛应用于编码通信、精确制导、高功率毁伤等激光武器的情况,且目前缺少对脉冲激光威胁进行有效告警的措施,为此提出了一种基于FPGA的脉冲激光告警系统。通过增加积分时间在帧周期内的占比来提高脉冲捕获概率,采用图像... 针对脉冲激光被广泛应用于编码通信、精确制导、高功率毁伤等激光武器的情况,且目前缺少对脉冲激光威胁进行有效告警的措施,为此提出了一种基于FPGA的脉冲激光告警系统。通过增加积分时间在帧周期内的占比来提高脉冲捕获概率,采用图像差分提高信噪比,并快速提取光斑坐标,最后以查表的形式读出来袭激光的方位、俯仰角度。利用FPGA并行处理的优势,能保证对脉冲激光的实时响应。实验结果表明,该系统在220 mW@1064 nm激光器模拟输入的条件下,对脉冲宽度范围为100 ns~100μs的脉冲激光实现告警,测量角度误差小于0.3°,对单脉冲的捕获概率能达到97%,并能实现1064 nm、1313 nm、1550 nm等常用激光波长的识别。 展开更多
关键词 激光告警 脉冲激光 数据处理 fpga
原文传递
基于后量子密码改进算法的FPGA设计优化 被引量:2
18
作者 田洪亮 王馨语 张海武 《粘接》 2025年第2期155-157,共3页
为了提高硬件整体的运算效率,研究提出了一种可以降低Crystals-Kyber算法复杂度的改进算法,硬件实现方式采用基于频率抽取的数论变换(NTT)算法。通过合并NTT计算层减少需要的的内存量,设计了一种迭代型NTT和流水型NTT相结合的硬件结构... 为了提高硬件整体的运算效率,研究提出了一种可以降低Crystals-Kyber算法复杂度的改进算法,硬件实现方式采用基于频率抽取的数论变换(NTT)算法。通过合并NTT计算层减少需要的的内存量,设计了一种迭代型NTT和流水型NTT相结合的硬件结构。与之前其他的设计相比较,基于Crystals-Kyber算法的可编程门阵列(FPGA)优化实现了高效的NTT多项式乘法。实验结果表明,所提方案优化算法使用了较快的计算速度和较少的计算周期,以及较小的面积时间乘积(Area Time,AT),改进的Crystals-Kyber算法与其他算法相比,至少缩短了39.13%的NTT计算周期,并缩短了47.50%计算时间,优化了基于格密码的执行时间和硬件资源开销。 展开更多
关键词 后量子密码 NTT算法 fpga
在线阅读 下载PDF
基于FPGA的实时核信号堆积分离算法实现及验证
19
作者 唐超 周文雄 +5 位作者 童腾 张传文 李道武 黄润之 潘良明 魏龙 《核技术》 北大核心 2025年第8期52-62,共11页
在核探测中,随着实验研究的深入,探测器信号的计数率越来越高。然而,高计数率下的核信号堆积问题会影响后续数据分析的效率和精度,因此需要对堆积信号进行处理。目前常用的解决方法是采用堆积识别判弃,但此方法会造成计数的丢失,在一些... 在核探测中,随着实验研究的深入,探测器信号的计数率越来越高。然而,高计数率下的核信号堆积问题会影响后续数据分析的效率和精度,因此需要对堆积信号进行处理。目前常用的解决方法是采用堆积识别判弃,但此方法会造成计数的丢失,在一些定时分析等应用中存在局限性。本文提出一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的实时堆积分离算法,通过对原始信号进行快/慢成形处理,快成形采用三角成形方法,用于获取核信号的到达时间,以确定是否发生堆积;慢成形采用梯形成形方法,用于提取核信号的能量信息,同时借助梯形信号对称上升/下降沿特征,根据叠加原理和堆积发生时间点分离堆积信号,提升系统计数性能,其算法简单且计算量小,利于在FPGA内中实现。在仿真测试实验中,所提算法在保证分离准确度前提下计数率有效提高4%~26.5%,在放射源实验中,所提算法在所测试计数率范围内,计数率有效提高6.8%~13.5%,为高计数率环境下堆积信号处理提供了新的分离方法。 展开更多
关键词 核信号堆积 高计数率 梯形成形 堆积分离 fpga
原文传递
基于正规基的大规模S盒FPGA设计与实现
20
作者 张磊 李国元 +2 位作者 洪睿鹏 王建新 肖超恩 《密码学报(中英文)》 北大核心 2025年第4期854-869,共16页
传统上的分组密码S盒硬件实现采用查表法,其实现效果受到芯片资源的限制.针对16-bit大规模S盒在FPGA硬件实现中资源消耗大的问题,本文提出了基于复合域中正规基的S盒构造方法,研究使用较少的硬件资源实现16-bit S盒.首先,设计了基于复... 传统上的分组密码S盒硬件实现采用查表法,其实现效果受到芯片资源的限制.针对16-bit大规模S盒在FPGA硬件实现中资源消耗大的问题,本文提出了基于复合域中正规基的S盒构造方法,研究使用较少的硬件资源实现16-bit S盒.首先,设计了基于复合域的16-bit S盒构造实现方案,构建了线性的同构映射矩阵及其逆矩阵.其次,通过映射矩阵使有限域GF(2^(16))的乘法逆转换到复合域GF((((2^(2))^(2))^(2))^(2))上,进而将非线性的高维乘法逆简化为低维子域运算.然后,通过分析各级复合域不同参数对S盒实现的影响,筛选最优参数.最后,结合所提出的16-bit S盒构造实现框架,本文利用Xilinx公司的Vivado开发工具,以MK-3算法的16-bit S盒为例进行了FPGA仿真验证与性能分析.结果表明,本文构造方法实现的MK-3算法S盒需要186个LUT,时钟频率为114.129 MHz,在时钟频率/LUT的性能指标下达到了0.61360.同目前已公开文献同类方法中的最优实现性能0.43538相比,性能提升了40.93%.本文的16-bit S盒实现方案能够在降低硬件资源消耗的同时保持密码算法较高的运行频率,对有基于有限域构造的S盒的高效软硬件实现具有一定的参考价值. 展开更多
关键词 大规模S盒 复合域 正规基 MK-3算法 fpga
在线阅读 下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部