一种LVTTL电平输出的恒比定时电路 被引量：1

1

作者 徐彬 王丽 +1 位作者 罗海燕 马兴越 《应用激光》 CSCD 北大核心 2021年第6期1317-1321,共5页

介绍了一种LVTTL电平输出的恒比定时电路。该电路通过信号放大、比较、电平转换,最终接入FPGA芯片,在FPGA芯片内部用延迟链方式直接实现测时功能。电路采用LVTTL电平输出,FPGA端可以直接识别该电平,与传统的设计相比,该设计省去了专用... 介绍了一种LVTTL电平输出的恒比定时电路。该电路通过信号放大、比较、电平转换,最终接入FPGA芯片,在FPGA芯片内部用延迟链方式直接实现测时功能。电路采用LVTTL电平输出,FPGA端可以直接识别该电平,与传统的设计相比,该设计省去了专用测时芯片,节约了成本,兼顾了体积要求。同时,该电路有望解决激光雷达系统功耗大、定时精度不高的问题。 展开更多

关键词 恒比定时 lvttl电平 比较器 现场可编程逻辑门阵列(FPGA)

原文传递

10位LVTTL／LVCOMS LVPECL转换器

2

《国外电子元器件》 2003年第1期80-80,共1页

关键词 lvttl LVCOMS LVPECL 转换器 MG100EPT622 安森美公司

在线阅读 下载PDF 职称材料

10位LVTTL／LVCOMS至LVPECL转换器

3

《国外电子元器件》 2003年第3期79-79,共1页

关键词 lvttl LVCOMS LVPECL 转换器 安森美半导体公司 MC100EPT622

在线阅读 下载PDF 职称材料

高速数字光电耦合器HCPL-260L/060L及其应用 被引量：4

4

作者 刘文豫 任宏 《国外电子元器件》 2003年第9期59-60,共2页

HCPL-260L/060L是美国安捷伦科技有限公司推出的高速数字光电耦合器。该器件的逻辑电平与LVTTL/LVCMOS兼容 ,并具有输出使能端。文中详细介绍了HCPL -260L/060L的引脚功能、内部结构、主要特点、使用要求和注意事项 ,给出了它与LVTTL器... HCPL-260L/060L是美国安捷伦科技有限公司推出的高速数字光电耦合器。该器件的逻辑电平与LVTTL/LVCMOS兼容 ,并具有输出使能端。文中详细介绍了HCPL -260L/060L的引脚功能、内部结构、主要特点、使用要求和注意事项 ,给出了它与LVTTL器件的典型接口电路及隔离的3.3VRS232接口电路。 展开更多

关键词 数字光电耦合器 HCPL-260L HCPL-060L lvttl 接口电路 RS232

在线阅读 下载PDF 职称材料

新型数字逻辑标准及接口技术 被引量：4

5

作者 郑清贤 《今日电子》 2004年第10期89-90,88,共3页

由于应用需求的驱动,近几年产生了许多新型数字逻辑标准,本文从其物理连接特性着手进行归纳,最后讨论了它们的应用及相互间的接口技术。

关键词 数字逻辑标准 接口技术 数字逻辑信号 lvttl LVCMOS HSTL SSTL PCI LVPECL LVDS 单端数字逻辑信号

在线阅读 下载PDF 职称材料

飞兆半导体串化器／解串器（SerDes）装置

6

《电子产品世界》 2004年第01A期121-122,共2页

关键词 飞兆半导体公司 LVDS 解串器 串化器 lvttl

在线阅读 下载PDF 职称材料

飞兆半导体新型μSerDes产品

7

《电子产品世界》 2006年第09X期31-31,共1页

飞兆半导体公司（Fairchild Semiconductor）推出基于μSerDes^TM技术的重要强化产品FIN224AC。与前代产品FIN24AC相比，全新的FIN224AC占用相同的占位面积和基础架构，但却提供增强的静电放电（ESD）保护功能并能降低EMI。对任何手持... 飞兆半导体公司（Fairchild Semiconductor）推出基于μSerDes^TM技术的重要强化产品FIN224AC。与前代产品FIN24AC相比，全新的FIN224AC占用相同的占位面积和基础架构，但却提供增强的静电放电（ESD）保护功能并能降低EMI。对任何手持式电子产品而占，ESD损害都是重要的考虑问题。飞兆半导体将FIN24AC的8kV ESD保护性能提升至FIN224AC的15kV ESD。另一项改进是降低LVTTL（低电压晶体管到晶体管逻辑）输出的边沿速率，以便进一步降低EMI。 展开更多

关键词 手持式电子产品 飞兆半导体公司 ESD保护 lvttl 基础架构 保护功能 静电放电

在线阅读 下载PDF 职称材料

实现低功耗｜低成本和高性能的65nmFPGA

8

《今日电子》 2007年第4期97-97,共1页

CycloneⅢ系列FPGA采用65nm低功耗工艺制造，含有5K～120K逻辑单元（LE），288个速率为260MHz的DSP乘法器，存储器容量达到4Mb，支持LvTTL、LVCMOS、SSTL、高速收发器逻辑（HSTL）、PCIExpress、LVPECL、mini-LVDS、

关键词 低功耗 PCIEXPRESS 低成本 CYCLONE 性能 LVPECL 逻辑单元 lvttl

在线阅读 下载PDF 职称材料

全新车用MCU

9

《今日电子》 2017年第12期62-63,共2页

TraveoS6J32xEK系列产品集成了4MB高密度嵌入式闪存、512KBRAM和12MBVideoRAM、240MHzNArmCOrtex—R5内核、LVDS视频输出、LVTTL视频输出，以及对6台步进机电机的控制。具备这一功能组合的器件可提供支持双显示器的单芯片解决方案。

关键词 MCU 车用 视频输出 嵌入式闪存 lvttl 产品集成 LVDS 双显示器

在线阅读 下载PDF 职称材料

MLVD128，9：多点LVDS线路驱动器

10

《世界电子元器件》 2005年第10期90-90,共1页

德州仪器日前推出了多款时钟分配多点LVDS（MLVDS）线路驱动器，为高负载背板提供了高性能。该器件符合M—LVDS规范TIA／EIA-899，提供11.3mA的驱动电流，带有边缘速率控制，包括无线基站背板、Ad．vanced TCA（高级电信计算架构）时钟... 德州仪器日前推出了多款时钟分配多点LVDS（MLVDS）线路驱动器，为高负载背板提供了高性能。该器件符合M—LVDS规范TIA／EIA-899，提供11.3mA的驱动电流，带有边缘速率控制，包括无线基站背板、Ad．vanced TCA（高级电信计算架构）时钟总线、网络开关以及路由器等。与采用两个不同器件进行扇出及LVTTL差动信号转换的典型方法相比，SN65MLVD128及SN65MLVD129提供了一种节约空间及成本的选择方案。此外，由于M—LVDS输出电平更高、输入闽值更低，因此噪声容限是典型LVDS器件的两倍以上。 展开更多

关键词 线路驱动器 LVDS 多点 时钟分配 lvttl 德州仪器 驱动电流 速率控制 无线基站

在线阅读 下载PDF 职称材料

低电压时钟管理器MC100EP809

11

《国外电子元器件》 2002年第12期66-66,共1页

关键词 安森美半导体公司 时钟管理器 MC100EP809 lvttl时钟

在线阅读 下载PDF 职称材料

单路、27位串行器／解串器芯片组

12

《电子设计技术 EDN CHINA》 2005年第9期135-135,共1页

Maxim推出其高速LVDS串行器／解串器MAX9217和MAX9218，可将27位并行数据转换为串行数据通过一对儿DC平衡的双绞线或差分线传输，以改善EMI并降低链路成本。DC平衡可减少低频地电位漂移的影响，而串行LVDS链路可将导线或布线数量从28条... Maxim推出其高速LVDS串行器／解串器MAX9217和MAX9218，可将27位并行数据转换为串行数据通过一对儿DC平衡的双绞线或差分线传输，以改善EMI并降低链路成本。DC平衡可减少低频地电位漂移的影响，而串行LVDS链路可将导线或布线数量从28条降低至2条。LVDS输入和输出符合ANSITIA／EIA644 LVDS标准。MAX9217串行器与MAX9218解串器非常适合分辨率为480X800的LCD显示器。MAX9217可将18位LVTTL／LVCMOS RGB数字视频数据、9位LVTTL／LVCMOS控制数据和时钟转化为单路LVDS串行时钟和数据流。MAX9218可将单路LVDS串行输入解串为27路单端LVTTL／LVCMOS输出。MAX9217和MAX9218的DC平衡特性允许串行器与解串器之间通过AC耦合进行隔离。DC平衡特性还可降低MAX9218解串器因地电位漂移导致共模偏移造成的误码率。最大有效载荷数据速率为700Mbps。MAX9217内核工作电压为＋3．3V（±10％），利用独立输入电源可实现与1．8V～3．3V逻辑电平的接口。 展开更多

关键词 串行数据 解串器 单路 芯片组 lvttl LVDS 平衡特性 LCD显示器 串行时钟

原文传递