期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
由AD9851和LMX2306构成的锁相电路 被引量:1
1
作者 刘春平 冯慧君 李景镇 《电讯技术》 北大核心 2003年第6期51-54,共4页
介绍一种由AD9851和LMX2306构成的DDS+PLL结构的锁相环路,具有参数设置灵活、频率稳定度高的优点,根据实验结果对环路指标进行了分析计算。该方案已在实际工程中采用。
关键词 AD9851 lmx2306 锁相电路 DDS PLL 频率稳定度
在线阅读 下载PDF
基于LMX2306的高稳定度晶体振荡器设计 被引量:1
2
作者 廖传书 孙旦均 +1 位作者 黄道斌 李素芬 《电子元器件应用》 2006年第3期83-85,共3页
介绍了一种基于LMX2306(PLL)+VCXO实现的20~100MHz高稳定晶体振荡器的设计方法,该设计方法利用锁相稳频技术可获得长、短期频率稳定度和相位噪声皆比较好的频标特性。
关键词 lmx2306 PLL VCXO 频率稳定度
在线阅读 下载PDF
基于LMX2306的频率合成器设计 被引量:1
3
作者 杜庆磊 余国文 王振华 《微型机与应用》 2010年第19期16-18,21,共4页
介绍了利用PC机通过串口发送频率值给单片机,单片机控制数字锁相环LMX2306及压控振荡器MAX2606,实现高精度、易控制的频率合成器。
关键词 通信对抗 频率合成器 lmx2306
在线阅读 下载PDF
LMX2306在锁相环式频率合成器中应用 被引量:2
4
作者 白福岩 阔永红 《电子科技》 2006年第6期15-17,35,共4页
实现了目前应用最普遍的利用PLL(锁相环)技术的频率合成器。以NS(国家半导体公司)的流行PLL芯片LMX2306,并应用NS提供的免费软件EasyPLL实现此方案,提供了构建频率合成器这曾经设计困难的一种简单可行的方法。
关键词 频率合成器 PLL(锁相环) lmx2306 EasyPLL
在线阅读 下载PDF
基于LMX2306和MAX2607的锁相环电路的设计与实现 被引量:1
5
作者 谢家祖 张翠萍 张鹏 《电子制作》 2020年第17期85-86,84,共3页
在现代通信系统中,通讯设备的频率源准确率与稳定程度直接影响着通信的可靠性及稳定性。运用锁相环电路既能够获得较宽的振荡频率范围,又能够实现高频且稳定的正弦信号。本设计依据锁相环工作原理,以温补晶振作为基准频率源,结合锁相芯... 在现代通信系统中,通讯设备的频率源准确率与稳定程度直接影响着通信的可靠性及稳定性。运用锁相环电路既能够获得较宽的振荡频率范围,又能够实现高频且稳定的正弦信号。本设计依据锁相环工作原理,以温补晶振作为基准频率源,结合锁相芯片LMX2306和压控震荡器MAX2607,由LMX2306经过电荷泵以及环路滤波取出与相位差成一定比例的电压分量来控制MAX2607输出信号的频率,进而达到输出稳定射频信号的目的。频率输出值,由微控制器对LMX2306进行寄存器设定。经测试分析,输出射频信号在250-320MHz范围内可调,且具有精度高、信号杂散度低、噪声小等特点。 展开更多
关键词 lmx2306 MAX2607 锁相环 电路设计
在线阅读 下载PDF
基于FPGA的软件锁相环分析与实现 被引量:4
6
作者 康晋 曹旭 姜育生 《电子设计工程》 2022年第17期37-40,共4页
针对无线通信网络对时钟的要求,时钟的信号精度直接影响到系统的性能。FPGA芯片自带的Ser Des模块从BBU发送过来的光信号中恢复出数据时钟,VC-TCXO器件产生10 MHz本地时钟,通过FPGA进行鉴相,结合PID算法实现软件锁相,获取一个稳定的10 ... 针对无线通信网络对时钟的要求,时钟的信号精度直接影响到系统的性能。FPGA芯片自带的Ser Des模块从BBU发送过来的光信号中恢复出数据时钟,VC-TCXO器件产生10 MHz本地时钟,通过FPGA进行鉴相,结合PID算法实现软件锁相,获取一个稳定的10 MHz时钟,并以此时钟作为参考时钟,同步分发给各功能单元使用。结果表明,该软件锁相环动态响应速度快、稳定性高,准确度优于0.05 ppm,已经广泛应用在LTE无线时钟系统中,对5G和NB-IoT等时钟同步要求较高的系统同样有借鉴意义。 展开更多
关键词 FPGA lmx2306 软件锁相环(SPLL) 时钟同步
在线阅读 下载PDF
跳频收发系统中的跳频频率合成器设计
7
作者 左广霞 李正生 +2 位作者 何彬 李庆坤 马文彦 《现代电子技术》 2009年第11期5-6,10,共3页
跳频频率合成器是跳频收发系统设计的核心,也是技术实现的一个难点。提出一种应用DDS和PLL实现高速跳频的频率合成设计方案,并对其硬件进行了详细设计,最后对其所能达到的性能指标进行估算。结果表明,该方案能够满足系统设计的要求,其... 跳频频率合成器是跳频收发系统设计的核心,也是技术实现的一个难点。提出一种应用DDS和PLL实现高速跳频的频率合成设计方案,并对其硬件进行了详细设计,最后对其所能达到的性能指标进行估算。结果表明,该方案能够满足系统设计的要求,其创新点在于把DDS和PLL的优点有机地结合起来实现了高速跳频,摒弃了用直接数字频率合成DDS输出频率不能太高或用锁相环PLL合成频率锁定时间较长的缺点。 展开更多
关键词 跳频 直接数字频率合成 锁相式频率合成 AD9850 lmx2306
在线阅读 下载PDF
基于CPLD的锁相频率合成电路设计
8
作者 董小丽 《中国西部科技》 2013年第12期21-22,共2页
以锁相环芯片LMX2306为核心,利用CPLD芯片XC2C256-144控制LMX2306输出,与环路滤波器和压控振荡器共同构成锁相频合电路,设计实现了一400MHz的正弦波输出。
关键词 关键词 lmx2306 锁相环 CPLD
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部