期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到191篇文章
< 1 2 … 10 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于CPLD的IRIG-B码解析模块设计
1
作者 周琦 宣志祥 石博凡 《信息系统工程》 2025年第11期134-137,共4页
随着我国国防科技和信息技术的不断发展,时间统一系统作为一个能够提供标准时间和频率信号,以实现整个系统时间及频率信息统一的整套电子设备,承担着越来越重要的功能。IRIG-B码作为众多时间统一系统中常用的授时协议,有着重要作用。随... 随着我国国防科技和信息技术的不断发展,时间统一系统作为一个能够提供标准时间和频率信号,以实现整个系统时间及频率信息统一的整套电子设备,承担着越来越重要的功能。IRIG-B码作为众多时间统一系统中常用的授时协议,有着重要作用。随着国产化替代的推进,对IRIG-B码的解码设计提出了更高的要求。本文以安路科技的国产CPLD为平台,使用Verilog HDL语言设计一个IRIG-B码解析模块,经测试验证,此解码模块设计具有所需资源少、准确度高、稳定性强等特点。 展开更多
关键词 irig-b码 CPLD Verliog HDL
在线阅读 下载PDF
一种IRIG-B码与天线测角同步采集装置的设计
2
作者 杨家辉 霍克强 +1 位作者 王硕辉 张建超 《河北省科学院学报》 CAS 2024年第5期34-38,共5页
卫星定轨需要对多个地面测控站上传的测角数据进行融合计算,测角数据的准确性将直接关系到卫星轨道计算结果的精度。测角数据的时间信息通常采用IRIG-B码系统提供,现阶段测控系统的时间同步精度已经达到纳秒级,但天线角度与时间同步精... 卫星定轨需要对多个地面测控站上传的测角数据进行融合计算,测角数据的准确性将直接关系到卫星轨道计算结果的精度。测角数据的时间信息通常采用IRIG-B码系统提供,现阶段测控系统的时间同步精度已经达到纳秒级,但天线角度与时间同步精度受制于通信时延仅有毫秒级精度。针对测控领域的测角数据精度要求,本文提出了一种基于IRIG-B码与天线测角同步采集装置的设计方案,通过高速时钟对IRIG-B码信号进行采集和解调,在采集到IRIG-B码脉冲信号前沿进行天线角度锁存与采集,采集同步误差<±0.1μs。该设计已在某高精度15 m测控站系统中成功应用。 展开更多
关键词 irig-b码 测控站 测角数据
在线阅读 下载PDF
一种光IRIG-B/FT3码自适应技术及其在智能变电站测试仪器中的应用 被引量：5
3
作者 石光 赵勇 +4 位作者 杨经超 孔圣立 张道农 韩伟 张克声 《电力系统保护与控制》 EI CSCD 北大核心 2014年第18期110-115,共6页
为适应电力设备测试仪器的低成本、智能化、便携化需求,提出了一种光IRIG-B/FT3码自适应技术。该技术利用高频时钟对光串口IRIG-B/FT3码流进行处理,并根据两种输入码在编码特征和码流速率上的差异,自动识别光IRIG-B码报文和IEC60044-8(F... 为适应电力设备测试仪器的低成本、智能化、便携化需求,提出了一种光IRIG-B/FT3码自适应技术。该技术利用高频时钟对光串口IRIG-B/FT3码流进行处理,并根据两种输入码在编码特征和码流速率上的差异,自动识别光IRIG-B码报文和IEC60044-8(FT3)采样值报文,扩展了智能变电站测试仪器的功能。基于该技术研制的手持式智能变电站测试仪器,已成功应用于多个国内变电站的系统联调和现场测试。实测结果表明该技术的有效性和实用性,从而达到了减少测试仪器接口的数量、降低测试仪器功耗和成本的目的。 展开更多
关键词 智能变电站 光irig-b码 光FT3报文 自适应技术 测试仪器
在线阅读 下载PDF
基于FPGA的IRIG-B(AC)时间码解码器的设计 被引量：7
4
作者 贾磊 崔永俊 +1 位作者 杨兵 王晋伟 《电子器件》 CAS 北大核心 2016年第2期370-373,共4页
为了解决IRIG-B(AC)码解码精度低的问题,提高解调系统的稳定性,提出了一种利用高性能FPGA实现解调IRIG-B(AC)码的解码器。通过调用FPGA的IP核生成乘法器与FIR低通滤波器,将B(AC)码中的交流分量滤除掉,然后根据其幅值进行解调。该解码器... 为了解决IRIG-B(AC)码解码精度低的问题,提高解调系统的稳定性,提出了一种利用高性能FPGA实现解调IRIG-B(AC)码的解码器。通过调用FPGA的IP核生成乘法器与FIR低通滤波器,将B(AC)码中的交流分量滤除掉,然后根据其幅值进行解调。该解码器能够快速准确地解调出IRIG-B(AC)码的时间信息,并输出与此时间信息对应的秒脉冲,通过输出端口将解调出的时间信息传输到上位机显示。通过大量试验证明该解码器准确度高、稳定性强,能够满足各种应用场所对IRIG-B(AC)码授时的要求。 展开更多
关键词 irig-b码 解码 滤波 A/D转换 秒脉冲
在线阅读 下载PDF
基于FPGA的IRIG-B(DC)码同步解码设计 被引量：15
5
作者 张斌 张东来 王超 《测控技术》 CSCD 2008年第2期45-47,共3页
介绍了IRIG-B码的原理,提出了一种基于FPGA平台的IRIG-B码同步解码方案,并成功实现,给出了实验结果。重点说明了B码解码过程中信号监测和晶振误差补偿的原理,以及该原理在FPGA的程序流程。
关键词 irig-b(DC)码 FPGA 同步 解码
在线阅读 下载PDF
IRIG-B码的产生与解调系统设计与实现 被引量：14
6
作者 刘明波 耿文建 +1 位作者 华安 刘艳 《国外电子测量技术》 2010年第5期47-51,共5页
给出了一种基于ISA总线的B码产生与解调系统设计的新方法。B码产生模块从某个时间初始值开始运行产生时间信息,并按照国际通用的B码格式,产生出与当前时间对应的B码信号,其中运行初始值可由微机通过ISA总线任意设置;B码解调模块将标准... 给出了一种基于ISA总线的B码产生与解调系统设计的新方法。B码产生模块从某个时间初始值开始运行产生时间信息,并按照国际通用的B码格式,产生出与当前时间对应的B码信号,其中运行初始值可由微机通过ISA总线任意设置;B码解调模块将标准时统设备送来的B码信号,通过电平转换之后送入FPGA,由FPGA通过内部逻辑解调出8421码格式的天、时、分、秒信息,通过ISA总线送入微机,以校准本机的系统时间。本系统可用于时统设备的调试与检修,也可作为实践教学设备使用,使所属人员了解IRIG-B码的结构及工作流程。设计具有灵活性和开放性的特点。 展开更多
关键词 FPGA irig-b ISA总线 产生 解调
在线阅读 下载PDF
基于FPGA的IRIG-B (DC)码解码卡的设计 被引量：6
7
作者 贾磊 崔永俊 +1 位作者 杨兵 王晋伟 《计算机测量与控制》 2015年第6期2143-2144,2155,共3页
为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B(DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传... 为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B(DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传送给上位机;试验证明该解码卡具有环境适应性强、体积小、结构简明、应用范围广等特点,可以满足实际应用场所对IRIG-B码解码的要求。 展开更多
关键词 irig-b(DC)码 解码 串口 RS232
在线阅读 下载PDF
IRIG-B码在时间同步系统中的应用 被引量：15
8
作者 邴志光 束坤 顾燕飞 《现代电子技术》 2012年第7期16-18,共3页
当前,越来越多的系统是由分布在不同位置的多个分系统组成的,实现各个分系统之间的时间同步成为一个重要的研究课题。为了实现两站的时间同步,采用了时间双向对比法,在时间双向对比法中,要实现两站的时间同步,两站之间必须进行信息的传... 当前,越来越多的系统是由分布在不同位置的多个分系统组成的,实现各个分系统之间的时间同步成为一个重要的研究课题。为了实现两站的时间同步,采用了时间双向对比法,在时间双向对比法中,要实现两站的时间同步,两站之间必须进行信息的传递,采用IRIG-B码作为时间双向对比法中的时间传递码元,利用FPGA实现了IRIG-B码的编码与解码,可以发现利用FPGA实现的IRIG-B码比传统的利用单片机实现IRIG-B码具有更多的优点:占用的FPGA资源少,语言结构简单易用实现,并且得到的IRIG-B码精度高。 展开更多
关键词 irig-b 时间同步 FPGA 时间双向对比法
在线阅读 下载PDF
GPS&IRIG-B码时间系统分析 被引量：21
9
作者 马红皎 胡永辉 《电子科技》 2005年第7期21-25,共5页
GPS&IRIG-B码时间系统把GPS卫星信号和现代化靶场间通用的IRIG-B(Inter-RangeInstrumentationGroup,靶场仪器组B型格式)串行时间码封装于一体,通过PCI总线与计算机联系起来,提供高精度的定时服务。此接收板具有集成度高、体积小、... GPS&IRIG-B码时间系统把GPS卫星信号和现代化靶场间通用的IRIG-B(Inter-RangeInstrumentationGroup,靶场仪器组B型格式)串行时间码封装于一体,通过PCI总线与计算机联系起来,提供高精度的定时服务。此接收板具有集成度高、体积小、工作稳定的特点。该文详细阐述了IRIG-B码标准,并从工程实施的角度出发,说明此时间系统的软硬件设计过程。 展开更多
关键词 时间 irig-b码 GPS
在线阅读 下载PDF
基于FPGA的IRIG-B编解码设计与实现 被引量：4
10
作者 田园 李大鹏 +1 位作者 蒲恺 李玉发 《计算机测量与控制》 2016年第3期218-220,共3页
随着系统间时间同步要求的提高,IRIG-B码被越来越多的应用于系统间的时统模块中;针对传统的单片机及专用芯片实现方法已经不能满足产品的可靠性和可移植性的问题,对基于FPGA的IRIG-B编解码设计和实现方法进行了研究;提出了一种将BCD码... 随着系统间时间同步要求的提高,IRIG-B码被越来越多的应用于系统间的时统模块中;针对传统的单片机及专用芯片实现方法已经不能满足产品的可靠性和可移植性的问题,对基于FPGA的IRIG-B编解码设计和实现方法进行了研究;提出了一种将BCD码和二进制码之间相互转换的迭代算法;结合FPGA设计方法对IRIG-B编码和解码方法进行了研究;通过对实验方法进行仿真,结果表明该方法能够正确有效的对时间信息进行IRIG-B格式的解码和编码,并且FPGA内部的实现形式可以大大减少外部芯片及电路的使用,从而大幅提升产品的可靠性和可移植性。 展开更多
关键词 irig-b FPGA 编码 解码
在线阅读 下载PDF
基于FPGA的时统设备的IRIG-B时间码设计 被引量：4
11
作者 魏颖 黄军娜 +1 位作者 姬琪 沈湘衡 《北华大学学报（自然科学版）》 CAS 2006年第6期570-572,共3页
提出了一种以FPGA为核心，外围控制电路与D／A转换电路相结合的方法实现的IRIG-B DC码和AC码元的设计，重点分析了FPGA内部模块的具体实现过程．该设计既能检测时统设备输入端口是否工作正常，同时也能检测时统内部守时功能和交流码调... 提出了一种以FPGA为核心，外围控制电路与D／A转换电路相结合的方法实现的IRIG-B DC码和AC码元的设计，重点分析了FPGA内部模块的具体实现过程．该设计既能检测时统设备输入端口是否工作正常，同时也能检测时统内部守时功能和交流码调制比的范围． 展开更多
关键词 irig-b时间码 时统设备 FPGA芯片
在线阅读 下载PDF
基于AVR单片机的IRIG-B码授时系统设计与实现 被引量：4
12
作者 普仕凡 徐名峰 +2 位作者 张丽艳 费继友 雷子浩 《大连交通大学学报》 CAS 2014年第3期97-100,共4页
针对野外测量站点测量控制仪器对时的需求,采用AVR单片机为控制核心,通过GPS模块获取准确时间,利用AVR单片机的PWM功能生成IRIG-B(Inter-Range Instrumentation Group-B,靶场仪器组B型码),研制了一套IRIG-B码授时系统.阐述了设计思路和... 针对野外测量站点测量控制仪器对时的需求,采用AVR单片机为控制核心,通过GPS模块获取准确时间,利用AVR单片机的PWM功能生成IRIG-B(Inter-Range Instrumentation Group-B,靶场仪器组B型码),研制了一套IRIG-B码授时系统.阐述了设计思路和软硬件设计思想,给出了原理框图及部分线路图. 展开更多
关键词 irig-b码 AVR单片机 PWM GPS模块
在线阅读 下载PDF
IRIG-B(DC)码在光纤高精度授时设备中的应用 被引量：4
13
作者 杨君刚 王超 王凯 《光通信技术》 北大核心 2016年第3期29-32,共4页
为了实现光纤授时设备输入/输出标准IRIG_B(DC)码,提出了一种基于FPGA的IRIG-B(DC)编解码设计方案。通过Quartus II建立工程文件,采用Verilog HDL语言设计了B(DC)码编解码电路,解决了传统设计中B码准秒时刻对齐和1PPS恢复的问题。
关键词 irig-b(DC) FPGA VERILOG HDL 1PPS
在线阅读 下载PDF
基于FPGA的IRIG-B(DC)解码编码器设计 被引量：6
14
作者 李盘文 高志远 《电子测量技术》 2016年第6期107-110,共4页
针对机载测试系统以IRIG-B(DC)码作为整个系统的时间源,提出一种基于FPGA的解码编码器设计。该设计采用FPGA为主控制器,实现IRIG-B(DC)码的解码、秒脉冲生成、IRIG-B码编码等功能,当外部IRIG-B码输入中断时,可按系统时间产生IRIG-B码输... 针对机载测试系统以IRIG-B(DC)码作为整个系统的时间源,提出一种基于FPGA的解码编码器设计。该设计采用FPGA为主控制器,实现IRIG-B(DC)码的解码、秒脉冲生成、IRIG-B码编码等功能,当外部IRIG-B码输入中断时,可按系统时间产生IRIG-B码输出。主要阐述了IRIG-B(DC)码的格式,详细介绍了IRIG-B(DC)码解码编码器的软硬件设计,在实验室搭建测试环境对该设计进行了测试验证,结果表明该设计能够稳定可靠运行。 展开更多
关键词 irig-b(DC)码 FPGA 解码 编码 秒脉冲
在线阅读 下载PDF
基于IRIG-B码的软件化测控系统时间同步方法研究 被引量：6
15
作者 陈源 刘明波 +1 位作者 侯孝民 何永华 《遥测遥控》 2012年第2期53-57,共5页
利用软件实现测控信号处理将成为未来测控系统的发展趋势。针对通用计算机处理时延的不确定性问题,根据软件化测控系统中数据块式的传输模式,提出基于B码的系统时间同步方法,能够为数据处理、存储及事后分析提供精确的时间定位。方法按... 利用软件实现测控信号处理将成为未来测控系统的发展趋势。针对通用计算机处理时延的不确定性问题,根据软件化测控系统中数据块式的传输模式,提出基于B码的系统时间同步方法,能够为数据处理、存储及事后分析提供精确的时间定位。方法按照国际通用的B码格式,通过A/D端口将B码流与测控信号同时送入计算机,采用纯软件解调出8421码格式的天、时、分、秒信息,并利用采样率计数进行初始相位估计,可实现测控数据的精确校时,同时利用误差校正降低A/D采样时钟漂移对时间同步的影响。设计无需外部设备辅助,具有配置灵活和低损耗的特点。 展开更多
关键词 时间同步 软件化 irig-b码 解码
在线阅读 下载PDF
基于CPLD的IRIG-B码解码器设计与实现 被引量：5
16
作者 刘明波 侯孝民 《国外电子测量技术》 2008年第5期43-45,54,共4页
IRIG-BDC码为国际通用时间格式码,以其实际优越性能,成为时统设备首选的标准码型,用于各系统的时间同步。本文给出了一种基于ISA总线的B码解码器电路设计的新方法。将标准时统设备送来的IRIG-B码,通过专用通道送入CPLD,由CPLD解码出842... IRIG-BDC码为国际通用时间格式码,以其实际优越性能,成为时统设备首选的标准码型,用于各系统的时间同步。本文给出了一种基于ISA总线的B码解码器电路设计的新方法。将标准时统设备送来的IRIG-B码,通过专用通道送入CPLD,由CPLD解码出8421码格式的天、时、分、秒信息,送入主计算机,以校准本机的系统时间,具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时具有较强的抗干扰能力。 展开更多
关键词 irig-b CPLD B码 解码
在线阅读 下载PDF
基于EPM7160S的IRIG-B(AC)码调制设计 被引量：2
17
作者 李亮 李杰然 张烨 《电子设计工程》 2010年第2期60-62,共3页
为提高AC码的调制精度,减小电路板面积,提出基于EPM7160S的IRIG-B(AC)码调制设计。介绍EPM7160S的结构及特点,详细阐述IRIG-B码标准。该设计成功解决了AC码调制精度问题。这种方法具有灵活性、开放性、简单实用、体积小、功耗低的优点,... 为提高AC码的调制精度,减小电路板面积,提出基于EPM7160S的IRIG-B(AC)码调制设计。介绍EPM7160S的结构及特点,详细阐述IRIG-B码标准。该设计成功解决了AC码调制精度问题。这种方法具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时具有较强的抗干扰性,是一种成功的硬件解决方案。 展开更多
关键词 irig-b(AC)码 调制 EPM7160S DAC0832
在线阅读 下载PDF
IRIG-B(AC)时间码分配器设计 被引量：2
18
作者 王赞超 蔡磊 冯一鸣 《电子设计工程》 2020年第7期91-94,共4页
文中论述一种IRIG-B(AC)时间码分配器设计,将1路IRIG-B(AC)时间码信号扩展成8路输出到飞机上不同部位的各个设备,主要研究机载环境下将一路IRIG-B(AC)码信号抽引出来,进行增益调节、阻抗匹配等处理后,输出多路相互独立的差分IRIG-B(AC)... 文中论述一种IRIG-B(AC)时间码分配器设计,将1路IRIG-B(AC)时间码信号扩展成8路输出到飞机上不同部位的各个设备,主要研究机载环境下将一路IRIG-B(AC)码信号抽引出来,进行增益调节、阻抗匹配等处理后,输出多路相互独立的差分IRIG-B(AC)码信号。该分配器已应用到某型飞机试飞任务中,具有良好的稳定性,能够满足机上测试系统多台高速摄像机及采集记录设备的时间同步需求。 展开更多
关键词 irig-b 时间码分配器 时间同步 飞行试验
在线阅读 下载PDF
基于MSP430＋FPGA的IRIG-B码时统设计 被引量：4
19
作者 佟刚 曹永刚 陈涛 《电光与控制》 北大核心 2009年第5期93-96,共4页
MSP430系列单片机是集成度高、超低功耗的16位单片机。Cyclone系列芯片是Altera公司推出的低价格、RAM可达288 kb的高容量的FPGA。IRIG-B码广泛应用于靶场时间信息的传递和各系统的时间同步。详细介绍了IRIG-B码解码电路和调制电路的硬... MSP430系列单片机是集成度高、超低功耗的16位单片机。Cyclone系列芯片是Altera公司推出的低价格、RAM可达288 kb的高容量的FPGA。IRIG-B码广泛应用于靶场时间信息的传递和各系统的时间同步。详细介绍了IRIG-B码解码电路和调制电路的硬件设计。MSP430的软件采用C语言编写,使程序有很强的可移植性。 展开更多
关键词 irig-b码 时间码 时统设计 MSP430 FPGA
在线阅读 下载PDF
利用FPGA的IRIG-B码解码新方法 被引量：1
20
作者 秦娟 徐月超 李琨 《信号处理》 CSCD 北大核心 2015年第12期1654-1657,共4页
时间统一是现代航天和常规武器试验靶场的重要组成部分,本文提出了一种兼顾准确度和实时性的解码方法。该方法根据IRIG-B码的信号特征,设计了一种新的解码算法。根据脉冲宽度调制波形在寄存器中预设数值,将IRIG-B码和移位寄存器进行移... 时间统一是现代航天和常规武器试验靶场的重要组成部分,本文提出了一种兼顾准确度和实时性的解码方法。该方法根据IRIG-B码的信号特征,设计了一种新的解码算法。根据脉冲宽度调制波形在寄存器中预设数值,将IRIG-B码和移位寄存器进行移位比对,识别码字以及解析时间信息;根据起始标志信息特点预设111111110011111111移位比对,触发秒脉冲并输出1 pps信号。使用Model Sim进行了仿真,并下载到在Xilinx的XC3S1000芯片上实现。实验测试结果,秒脉冲触发误差小于20 ns。本文提出的方法具有精度高、简单实用、效率高等优点,具有较强的抗干扰性。 展开更多
关键词 时间统一 irig-b码 FPGA设计 解码
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 10 下一页 到第 页
使用帮助 返回顶部