期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
Voltus Insight AI在高性能CPU核物理实现上的全流程应用
1
作者 姜姝 李峄 陈俊杰 《电子技术应用》 2025年第8期16-21,共6页
随着高性能计算芯片设计向先进工艺节点演进,芯片集成度的飞跃式增长使得晶体管密度突破每平方毫米数亿门级,导致电源分配网络(PDN)的金属线宽持续收窄,通孔电阻呈非线性上升,加上高密度逻辑单元在吉赫兹级时钟频率下的同步翻转行为,显... 随着高性能计算芯片设计向先进工艺节点演进,芯片集成度的飞跃式增长使得晶体管密度突破每平方毫米数亿门级,导致电源分配网络(PDN)的金属线宽持续收窄,通孔电阻呈非线性上升,加上高密度逻辑单元在吉赫兹级时钟频率下的同步翻转行为,显著加剧了电压降(IR Drop)风险。基于Cadence Voltus Insight AI feature,提出了一种针对高性能CPU核的物理实现的全流程电压降优化方案,通过整合AI驱动的IR感知布局(IR-Aware Placement)、电源网络加强(reinforce_pg)及Watch Box修复技术,能够动态预测电源网格的电流分布热点,对高功耗逻辑单元进行摆放优化,实现IR热点区域的提前预防和高效修复。结果表明,在相同条件下,不仅能节约时间,提高效率,电压降修复率也从过去的66%显著提升至96%,同时避免了时序(Timing)与设计规则(DRC)的恶化。 展开更多
关键词 芯片设计 Insight AI ir-aware IR Drop修复
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部