期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到6篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于VerilogHDL的IP核参数化设计 被引量：3
1
作者 徐晨 袁红林 《微电子学与计算机》 CSCD 北大核心 2005年第12期85-88,共4页
指出了IP核参数化设计的重要性,分析了IP核的参数类型及相互关系。在分析基于VerilogHDL的IP核参数化设计方法及所面临困难的基础上,提出了一种附加的编译预处理方法并设计了相应的工具软件ECP。IP核由VerilogHDL和ECP扩展的语句混合编... 指出了IP核参数化设计的重要性,分析了IP核的参数类型及相互关系。在分析基于VerilogHDL的IP核参数化设计方法及所面临困难的基础上,提出了一种附加的编译预处理方法并设计了相应的工具软件ECP。IP核由VerilogHDL和ECP扩展的语句混合编程,经ECP处理后生成VerilogHDL源文件。应用该方法后,提高了Ver-ilogHDL在描述功能、性能、结构及优化策略等参数化的复杂模型时所需要的灵活性,增强了VerilogHDL的建模能力。作为一个IP核参数化设计的实例,介绍了C*Core系统中断控制IP的参数化设计过程,给出了FPGA验证的结果。 展开更多
关键词 ip核 参数化设计 VERILOGHDL 编译预处理 中断控制ip
在线阅读 下载PDF
UART IP核的设计及其FPGA实现 被引量：4
2
作者 贺春芝 夏银水 王伦耀 《浙江大学学报（理学版）》 CAS CSCD 2012年第5期535-540,共6页
为了提高UART IP核的可重用性和灵活性,将其中波特率发生器模块设计成自适应的波特率发生器,同时采用异步FIFO作为UART与外部数据交换的缓冲器,实现处理器与UART接口的速度匹配.以IP核的参数化设计为基础进行Verilog HDL编码,在Modelsim... 为了提高UART IP核的可重用性和灵活性,将其中波特率发生器模块设计成自适应的波特率发生器,同时采用异步FIFO作为UART与外部数据交换的缓冲器,实现处理器与UART接口的速度匹配.以IP核的参数化设计为基础进行Verilog HDL编码,在Modelsim SE 6.0上进行仿真验证,然后应用Synplicity公司的SynplifyPremier 9.6.2和Synopsys公司的DC 2008分别进行综合优化,并在FPGA上加以实现.结果显示,所提出的设计功能正确,可重用性强. 展开更多
关键词 自适应波特率发生器 异步FIFO ip核 参数化
在线阅读 下载PDF
基于FPGA的参数化时域脉冲压缩IP核的设计 被引量：3
3
作者 朱德智 骆传慧 王启智 《雷达科学与技术》 2006年第2期94-97,共4页
数字脉冲压缩技术在现代雷达中已得到广泛应用,但不同雷达的参数各不相同,脉压处理电路也各不相同,因而使脉压电路的通用性甚差。该文介绍了一种基于现场可编程门阵列(FPGA)的参数化时域脉冲压缩IP核的设计方法。用该方法设计的脉冲压... 数字脉冲压缩技术在现代雷达中已得到广泛应用,但不同雷达的参数各不相同,脉压处理电路也各不相同,因而使脉压电路的通用性甚差。该文介绍了一种基于现场可编程门阵列(FPGA)的参数化时域脉冲压缩IP核的设计方法。用该方法设计的脉冲压缩IP核通过参数化方式,使电路能适应脉冲压缩工作模式数、最大处理点数、输入数据率、数据/系数的宽度、乘法器流水级数及各种工作模式的对称性的改变,从而使脉压电路的通用性大为增强。 展开更多
关键词 时域脉 中压缩 参数化设计 现场可编程门阵列 ip核
在线阅读 下载PDF
基于全IP核和参数化的大带宽线性调频信号源设计 被引量：1
4
作者 万子平 马丽莎 《通信技术》 2017年第11期2617-2625,共9页
针对DDS产生线性调频信号时的灵活性差和最高频率上限低的问题,基于全IP核和参数化的大带宽线性调频信号源,在设计时采用基于单斜率字输入的并行DDS结构。该结构在对DDS相位增量和相位偏置进行参数提取的基础上,采用了加法器、乘法器、... 针对DDS产生线性调频信号时的灵活性差和最高频率上限低的问题,基于全IP核和参数化的大带宽线性调频信号源,在设计时采用基于单斜率字输入的并行DDS结构。该结构在对DDS相位增量和相位偏置进行参数提取的基础上,采用了加法器、乘法器、累加器、直接数字频率合成器和多路选择器的全IP核模块化设计方法。最后,在对该结构进行板级仿真的基础上,对频带为0.75 GHz到1.15 GHz的线性调频信号产生进行了实现。 展开更多
关键词 线性调频信号 全ip核 参数化 大带宽
在线阅读 下载PDF
基于平台的SoC设计技术研究 被引量：2
5
作者 何伟 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2007年第6期727-731,共5页
文章分析了平台的概念及基于平台的SoC的设计流程,重点讨论了平台的构建方法及基于平台的产品开发过程中的2个关键问题,即IP(Intellectual Property)集成方法和参数化总线桥的设计,为构建平台库及顺利利用平台进行SoC产品开发积累了一... 文章分析了平台的概念及基于平台的SoC的设计流程,重点讨论了平台的构建方法及基于平台的产品开发过程中的2个关键问题,即IP(Intellectual Property)集成方法和参数化总线桥的设计,为构建平台库及顺利利用平台进行SoC产品开发积累了一定的经验。 展开更多
关键词 基于平台的设计 系统芯片 ip集成 参数化总线桥
在线阅读 下载PDF
一种浮点乘法器的参数化设计 被引量：3
6
作者 蒋华 袁红林 徐晨 《信息与电子工程》 2006年第5期337-341,共5页
为了对Verilog硬件描述语言(Hardware Description Language,HDL)的浮点乘法器知识产权(Intellectual Property,IP)核参数化设计方法进行详细描述,以一种浮点乘法器的参数化设计为例,介绍了其可重配置的三种功能参数,提出了尾数乘法运... 为了对Verilog硬件描述语言(Hardware Description Language,HDL)的浮点乘法器知识产权(Intellectual Property,IP)核参数化设计方法进行详细描述,以一种浮点乘法器的参数化设计为例,介绍了其可重配置的三种功能参数,提出了尾数乘法运算采用基4Booth编码器对部分积压缩,然后采用一种将阵列与树混合的结构,对部分积划分成几个子块并行运算,最后结果用超前进位加法器累加输出。该参数化设计实例包括了由IP核的输入参数配置生成的一个单精度浮点乘法运算模块,具有四级流水线,带时钟使能端,并与IEEE754兼容。经现场可编程门阵列(Field Programmable Gate Array,FPGA)验证,结果表明参数化的设计方法使得IP核具有可重配置、可复用的优点。 展开更多
关键词 参数化设计 浮点乘法器 可重配置 ip核
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部