期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到87篇文章
< 1 2 … 5 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
MIPS处理器核及其定制化AXI总线设计
1
作者 周艳娇 贾艳双 杜军 《集成电路与嵌入式系统》 2025年第3期33-40,共8页
针对使用现成AXI接口IP核存在资源占用较大、可定制性差等问题,提出一种分阶段自主设计、添加AXI总线的方式,为设计好的MIPS处理器核增加AXI总线的支持。设计使用Verilog HDL编写RTL代码,在Vivado仿真环境下验证了处理器的总体逻辑功能... 针对使用现成AXI接口IP核存在资源占用较大、可定制性差等问题,提出一种分阶段自主设计、添加AXI总线的方式,为设计好的MIPS处理器核增加AXI总线的支持。设计使用Verilog HDL编写RTL代码,在Vivado仿真环境下验证了处理器的总体逻辑功能,并将比特流文件下载至FPGA开发板中进行原型验证,得到资源利用率及时序情况。最终使用DC(Design Compiler)工具对处理器进行综合,得到处理器的总体面积和功耗。验证结果表明,自主设计、添加AXI总线相较于直接添加AXI接口IP核所消耗的资源和面积更小,且可以确保在处理器核心架构不变的情况下添加总线,大大降低了将处理器核中原有接口直接更改为AXI总线接口的难度,既减轻了集成的复杂性又兼顾高度定制化,以满足特定的系统需求和性能要求。 展开更多
关键词 AXI ip核 MipS 处理器核 六级流水线
在线阅读 下载PDF
IP网络存储技术在体全息存储中的应用 被引量：2
2
作者 吴非 谢长生 +1 位作者 刘朝斌 吴明 《计算机科学》 CSCD 北大核心 2005年第5期71-72,共2页
传统的存储系统主要有两个限制,一是传统的存储技术基于二维面存储技术,这种存储手段已逐步接近其物理极限而很难满足对存储系统更大更快的要求。目前正在迅速发展的一种三维存储技术,印体全息存储,它具有存储密度大、高的数据传输速率... 传统的存储系统主要有两个限制,一是传统的存储技术基于二维面存储技术,这种存储手段已逐步接近其物理极限而很难满足对存储系统更大更快的要求。目前正在迅速发展的一种三维存储技术,印体全息存储,它具有存储密度大、高的数据传输速率和快的读出时间等优点。二是Internet技术的发展,要求存储系统能够方便和灵活地进行网络互联。IP网络存储技术可以满足这一新的市场需求。本文结合体全息和IP网络存储两个关键存储技术,以最先进的网络处理器为硬件核心,来完成体全息存储系统的通讯接口的系统设计。 展开更多
关键词 网络存储技术 ip 体全息存储系统 应用 数据传输速率 网络处理器 物理极限 存储密度 网络互联 市场需求 系统设计 通讯接口 硬件核 传统 二维 接近 读出
在线阅读 下载PDF
高速1553BIP核的设计与实现 被引量：10
3
作者 许宏杰 田泽 袁晓军 《计算机技术与发展》 2009年第12期154-157,共4页
随着MIL-STD-1553B总线在航空、航天等军事领域的综合电子信息系统中的广泛应用,系统应用对1553B协议处理器的高传输率、高可靠性以及小型化提出了更高的需求,采用传统专用芯片的方案已经不能很好地满足应用需求。从上述需求出发,文中... 随着MIL-STD-1553B总线在航空、航天等军事领域的综合电子信息系统中的广泛应用,系统应用对1553B协议处理器的高传输率、高可靠性以及小型化提出了更高的需求,采用传统专用芯片的方案已经不能很好地满足应用需求。从上述需求出发,文中全面描述了高速1553BIP的功能结构以及各功能模块的设计与实现。目前,1553BIP已经过MPW投片验证,样片的性能测试和系统应用验证结果表明,1553BIP完全符合MIL-STD-1553B协议,支持10 Mbps高速数据通信。 展开更多
关键词 MIL—STD-1553B 协议处理器 ip核 多时钟域
在线阅读 下载PDF
主从可配置I2C总线接口IP及其应用 被引量：4
4
作者 龚向东 黄虹宾 刘春平 《电讯技术》 北大核心 2010年第1期76-80,共5页
介绍了一种主从可配置I2C总线控制器IP核的硬件结构,在此基础上,着重论述了该I2C总线控制器IP在基于FPGA的Nios Ⅱ嵌入式系统中的应用方法,构建了一个包含主、从I2C总线控制器IP的可编程片上系统,在该系统上对多种电子器件进行了I2C总... 介绍了一种主从可配置I2C总线控制器IP核的硬件结构,在此基础上,着重论述了该I2C总线控制器IP在基于FPGA的Nios Ⅱ嵌入式系统中的应用方法,构建了一个包含主、从I2C总线控制器IP的可编程片上系统,在该系统上对多种电子器件进行了I2C总线传输测试,给出了应用实例。实验表明,该IP具有工作可靠、配置灵活和使用简便的特点。 展开更多
关键词 I2C总线控制器 ip核 可配置性 可编程片上系统 NIOS Ⅱ处理器
在线阅读 下载PDF
开放性32位RISC处理器IP核的比较与分析 被引量：2
5
作者 刘军 郭立 +1 位作者 郑东飞 白雪飞 《电子器件》 EI CAS 2005年第4期850-854,共5页
比较和分析了LEON2,OpenRISC1200,NiosII等3种开放性RISC处理器IP核的结构特点,然后分别以三种处理器为核心在FPGA平台上构建了一个评测系统,采用Dhrystone2.1基准测试程序评测了它们的性能。最后在0.18μm的CMOS工艺下进行了综合,给出... 比较和分析了LEON2,OpenRISC1200,NiosII等3种开放性RISC处理器IP核的结构特点,然后分别以三种处理器为核心在FPGA平台上构建了一个评测系统,采用Dhrystone2.1基准测试程序评测了它们的性能。最后在0.18μm的CMOS工艺下进行了综合,给出了它们在ASIC平台下面积和频率的比较。 展开更多
关键词 32位RISC处理器 开放性ip核 性能比较 Dhrystone 2.1
在线阅读 下载PDF
SOPC中NiosⅡ的LCD显示驱动IP设计 被引量：3
6
作者 曹勇 沈斌 熊伟 《单片机与嵌入式系统应用》 2010年第6期16-18,共3页
针对SOPC Builder系统没有提供128064液晶模块驱动的问题,以CBG128064液晶模块为例,采用有限状态机,用Verilog HDL语言设计了显示驱动IP核,并构建了基于NiosⅡ嵌入式处理器的片上系统。通过把显示驱动IP核下载到Cyclone系列FPGA上,验证... 针对SOPC Builder系统没有提供128064液晶模块驱动的问题,以CBG128064液晶模块为例,采用有限状态机,用Verilog HDL语言设计了显示驱动IP核,并构建了基于NiosⅡ嵌入式处理器的片上系统。通过把显示驱动IP核下载到Cyclone系列FPGA上,验证了该设计的可行性。 展开更多
关键词 NiosⅡ嵌入式处理器 显示驱动 ip核
在线阅读 下载PDF
基于FPGA的高速网络IP协议处理实现研究 被引量：2
7
作者 胡文静 王增 +1 位作者 肖雄伟 胡建伟 《湖南理工学院学报（自然科学版）》 CAS 2011年第2期36-38,48,共4页
实现了一种基于FPGA的嵌入式系统高速网络IP协议处理机制.通过在单片FPGA芯片中构建嵌入式微处理器、媒体访问控制器和嵌入式系统软件等模块实现了高速网络IP协议解析.在Xilinx公司XUPV5-LX110T开发板上进行了实际测试,结果表明基于FPG... 实现了一种基于FPGA的嵌入式系统高速网络IP协议处理机制.通过在单片FPGA芯片中构建嵌入式微处理器、媒体访问控制器和嵌入式系统软件等模块实现了高速网络IP协议解析.在Xilinx公司XUPV5-LX110T开发板上进行了实际测试,结果表明基于FPGA的嵌入式系统设备高速网络互联是可行的. 展开更多
关键词 高速网络 嵌入式微处理器 现场可编程门阵列 协议解析
在线阅读 下载PDF
SPI IP核及其在微投影系统中的应用 被引量：1
8
作者 刘云川 龚向东 吴庆阳 《单片机与嵌入式系统应用》 2011年第2期27-30,共4页
介绍了SPI总线控制器IP核的硬件结构与应用方法,并着重介绍了该IP核在微投影系统中的使用,以完成微显示芯片的初始化。实验表明,该SPI总线接口使用灵活,便于移植,并且稳定可靠。
关键词 SPI总线控制器 NiosⅡ处理器 ip核 可编程片上系统 微投影
在线阅读 下载PDF
基于网络处理器的IP路由器的方案设计
9
作者 董明峰 阎守孟 +1 位作者 周兴社 谷建华 《计算机应用研究》 CSCD 北大核心 2005年第2期202-205,共4页
介绍了网络处理器硬件结构和软件开发平台,提出了基于网络处理器的16端口IP路由器的设计及其性能分析,重点说明了微引擎中接收和发送线程的微代码流程以及系统内资源的分配管理。
关键词 网络处理器 ip路由器 微引擎 微代码
在线阅读 下载PDF
一种基于ASIP方法的互连IP节点设计
10
作者 赵宏智 李占才 +1 位作者 齐悦 王沁 《计算机工程》 CAS CSCD 北大核心 2008年第2期258-260,共3页
在研究多种互连IP节点功能的基础上,提出使用专用指令集处理器(ASIP)方法设计互连IP节点的基本功能集合,使得设计者可以实现对互连IP节点基本功能的复用,并添加定制设计以满足具体应用对互连IP节点的特定要求。ASIP方法允许设计者以编... 在研究多种互连IP节点功能的基础上,提出使用专用指令集处理器(ASIP)方法设计互连IP节点的基本功能集合,使得设计者可以实现对互连IP节点基本功能的复用,并添加定制设计以满足具体应用对互连IP节点的特定要求。ASIP方法允许设计者以编程的方式灵活地实现互连策略。DTV系统中一种互连IP节点的电路设计、仿真与综合结果验证了该设计的有效性。 展开更多
关键词 专用指令集处理器(ASip) 互连ip节点 复用
在线阅读 下载PDF
基于嵌入式技术的IP机顶盒系统设计 被引量：1
11
作者 沈兵虎 张根源 《中国有线电视》 2007年第8期783-786,共4页
作为电视机和宽带网络之间的接口，基于Internet协议的IP机顶盒可以实现家庭电视与Internet网络上数字内容服务的交互。介绍了一种基于嵌入式技术的IP机顶盒的总体设计方案。给出了基于ARM9和DSP双核处理器的系统硬件实现方案和基于层... 作为电视机和宽带网络之间的接口，基于Internet协议的IP机顶盒可以实现家庭电视与Internet网络上数字内容服务的交互。介绍了一种基于嵌入式技术的IP机顶盒的总体设计方案。给出了基于ARM9和DSP双核处理器的系统硬件实现方案和基于层次结构理论的系统软件实现方案。该系统具有可控性高、数据处理能力强、扩展性好等特点。 展开更多
关键词 ip机顶盒 嵌入式系统 ARM处理器 DSP
在线阅读 下载PDF
基于嵌入式处理器软核Nios Ⅱ的IP复用技术 被引量：4
12
作者 邓环环 尹智勇 彭建朝 《微计算机信息》 北大核心 2007年第03Z期6-7,90,共3页
本文阐述了Altera公司最新推出的嵌入式处理器软核Nios Ⅱ及其应用系统的开发过程,并结合汽车行驶记录仪的设计给出了一个基于Nios Ⅱ嵌入式处理器的应用实例。文章对现代数字系统设计中的IP复用方法进行了详细的介绍。
关键词 嵌入式处理器 软核 可编程片上系统 ip复用 汽车行驶记录仪
在线阅读 下载PDF
基于网络处理器的多维IP分类算法 被引量：2
13
作者 刘霆 赵荣彩 +1 位作者 单征 胡雁 《微计算机信息》 北大核心 2005年第08X期55-57,共3页
IP分类算法是提高网络设备性能的关键,无冲突规则集则是正确进行IP报文分类的前提和保证。网络处理器IntelIXP1200具有强大的可编程能力和并行分组处理能力。本文在IXP1200处理器平台上设计实现了一种无冲突的多维IP分类算法,用于保证... IP分类算法是提高网络设备性能的关键,无冲突规则集则是正确进行IP报文分类的前提和保证。网络处理器IntelIXP1200具有强大的可编程能力和并行分组处理能力。本文在IXP1200处理器平台上设计实现了一种无冲突的多维IP分类算法,用于保证当规则数量增加时,网络设备的数据分组转发仍能够保持正确和高速。 展开更多
关键词 网络处理器 多维ip分类 规则冲突 并行
在线阅读 下载PDF
基于龙芯IP核SoC芯片的FPGA验证技术研究 被引量：3
14
作者 谢平 《电子技术应用》 北大核心 2010年第10期128-131,共4页
阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。
关键词 龙芯I号处理器ip核 SOC FPGA 验证技术
在线阅读 下载PDF
基于嵌入式系统的TCP/IP协议栈的实现 被引量：5
15
作者 孟松 《无线电通信技术》 2007年第4期8-10,共3页
uIP协议栈是一种免费的可实现的极小的TCP/IP协议栈,可以使用于由8位或16位微处理器构建的嵌入式系统。介绍了一种基于uIP0.9的小型TCP/IP协议栈在三星公司的嵌入式微处理器S3C44B0上的移植和实现过程。分析了uIP协议栈的结构和应用接口... uIP协议栈是一种免费的可实现的极小的TCP/IP协议栈,可以使用于由8位或16位微处理器构建的嵌入式系统。介绍了一种基于uIP0.9的小型TCP/IP协议栈在三星公司的嵌入式微处理器S3C44B0上的移植和实现过程。分析了uIP协议栈的结构和应用接口,描述了硬件开发板连接和组成,对uIP的研究和应用具有较好的参考价值。 展开更多
关键词 嵌入式微处理器 TCP/ip协议栈 Uip ARM7 RTL8019
在线阅读 下载PDF
基于TMS320DM642的IP视频电话的设计 被引量：2
16
作者 刘一兵 《微计算机信息》 北大核心 2008年第17期204-205,241,共3页
本文提出了一种基于TI公司的TMS320DM642EVM平台的可视电话的解决方案,该方案是在单芯片上实现H.264视频和G.711音频的编解码算法并行实时处理,从而实现IP视频电话实时通信要求。
关键词 H.264标准 G.711标准 ip视频电话 DM642处理器
在线阅读 下载PDF
线速IP组播路由的难点及其解决方案 被引量：1
17
作者 陈岗 杜新华 王斌 《通信技术》 2003年第11期76-78,共3页
从实现线速IP组播路由所面临的难点入手,论述了满足下一代网络应用需求的基于网络处理器的线速IP组播路由的解决方案。
关键词 线速 ip组播路由 网络处理器 策略引擎 搜索引擎
原文传递
基于GO7007SB的IP-camera硬件设计与实现
18
作者 张星星 李海丰 +1 位作者 孙程 孙雷 《自动化与仪表》 2007年第4期63-66,共4页
在比较已有IP-Camera方案的基础上提出了以MPEG-4编码芯片GO7007SB和嵌入式处理器S3C2410A为核心的性价比极高的IP-Camera实现方案。介绍了方案的硬件整体框架和各部分硬件模块的设计实现。
关键词 网络摄像机 编码芯片G07007SB 嵌入式处理器S3C2410A
在线阅读 下载PDF
基于NiosⅡ处理器的通用AD IP核的设计与实现
19
作者 杨钧友 袁慧梅 《电子技术应用》 北大核心 2009年第12期95-98,共4页
提出了一种采用基于NiosⅡ处理器的通用AD IP核来实现嵌入式数据采集系统的新方案。它能将市面上任意一款AD芯片制作成IP核并集成到NiosⅡ系统中使用,且整个IP核的控制与运算逻辑由一片FPGA芯片来完成。
关键词 NiosⅡ处理器 模拟数字转换 知识产权核 数据采集系统
在线阅读 下载PDF
基于Nios II的TRDB-LTM控制器IP核设计 被引量：1
20
作者 梁旭 凌朝东 《通信技术》 2011年第11期109-110,115,共3页
针对SOPC Builder系统没有提供TRDB-LTM液晶模块驱动的问题,提出了一种基于Avalon总线的TRDB-LTM控制器IP核设计,并构建了基于NiosII嵌入式处理器的片上系统。整个系统在Altera公司的DE2-70板上实现与验证。实验表明该IP核可显示多种图... 针对SOPC Builder系统没有提供TRDB-LTM液晶模块驱动的问题,提出了一种基于Avalon总线的TRDB-LTM控制器IP核设计,并构建了基于NiosII嵌入式处理器的片上系统。整个系统在Altera公司的DE2-70板上实现与验证。实验表明该IP核可显示多种图形、图像、文字,并可实现动画效果,具有一定的实用价值。设计采用Avalon总线多主控的方式来提高数据的传输效率,减少系统资源的消耗。 展开更多
关键词 液晶 SOPCBuilder NIOSII处理器 AVALON总线 ip核
原文传递
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 5 下一页 到第 页
使用帮助 返回顶部