期刊文献+
共找到2,236篇文章
< 1 2 112 >
每页显示 20 50 100
一种用于高性能FPGA的多功能I/O电路
1
作者 罗旸 刘波 +3 位作者 曹正州 谢达 张艳飞 单悦尔 《半导体技术》 北大核心 2025年第3期265-272,共8页
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一... 为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一边沿流水技术的双倍数据速率(DDR)电路,可以使数据不仅能在相同的时钟沿输出,而且能在同一个时钟周期输出。通过分级采样结合时钟分频和偏移技术,仅需4个时钟周期即可完成8∶1数据的转换。另外,该I/O电路还可以对数据输入输出的延时进行调节,采用粗调和细调相结合的方式,共提供512个延时抽头,并且延时的分辨率达到4 ps。仿真和实测结果表明,该多功能I/O电路能为高性能FPGA提供灵活、多协议的高速数据传输功能。 展开更多
关键词 现场可编程门阵列(fpga) 输入输出(I/O)电路 多电平标准 双倍数据速率(DDR) 串并转换器(SerDes)
原文传递
基于FPGA的功率器件封装缺陷实时检测
2
作者 谭会生 吴文志 张杰 《半导体技术》 北大核心 2025年第10期1048-1056,共9页
针对基于机器视觉的功率器件封装缺陷检测技术实时性差、计算资源消耗较高的问题,基于现场可编程门阵列(FPGA)设计了一种功率器件封装缺陷实时检测器。首先,提出一种基于深度可分离卷积(DSConv)的轻量化Mini-DSCNet卷积网络,使用深度卷... 针对基于机器视觉的功率器件封装缺陷检测技术实时性差、计算资源消耗较高的问题,基于现场可编程门阵列(FPGA)设计了一种功率器件封装缺陷实时检测器。首先,提出一种基于深度可分离卷积(DSConv)的轻量化Mini-DSCNet卷积网络,使用深度卷积和逐点卷积代替标准卷积。仿真结果表明,该模型的浮点运算量(FLOPs)和参数量(Params)分别约为MobileNetV1的4.375%和0.021%,准确率约为91.80%。其次,采用定点量化算法将浮点数权重量化为有符号定点数,测试结果表明,其平均误差约为0.483%。最后,采用多通道并行流水线架构优化设计,降低了系统的资源消耗,提高了系统的处理速度。实验结果显示,在100 MHz时钟频率下,该检测器的推理速度分别约为CPU的17.10倍、GPU的2.47倍,显著提升了功率器件封装缺陷检测的实时性。 展开更多
关键词 功率器件 封装缺陷检测 Mini-DSCNet卷积网络 现场可编程门阵列(fpga) 硬件加速
原文传递
基于CPU-FPGA的SoC实验系统设计
3
作者 王丽杰 钱俊宏 +4 位作者 何俊峰 王蕊 贺媛 刘凤敏 张彤 《吉林大学学报(信息科学版)》 2025年第3期518-523,共6页
针对现有微电子与集成电路专业课程大多以理论为主,缺少仿真实验,FPGA(Field Progra mmable Gate Array)实操类实验项目严重不足的问题,设计了一套基于CPU(Central Processing Unit)-FPGA的SoC(System on Chip)实验系统。利用ModelSim... 针对现有微电子与集成电路专业课程大多以理论为主,缺少仿真实验,FPGA(Field Progra mmable Gate Array)实操类实验项目严重不足的问题,设计了一套基于CPU(Central Processing Unit)-FPGA的SoC(System on Chip)实验系统。利用ModelSim等仿真工具,以FPGA为开发平台实现CPU系统功能。以RISC-V(Reduced Instruction Set Computer)精简指令集为该CPU的指令集,以模块化为设计思想,从微处理器的局部到总体设计5级流水线CPU。系统融合了软硬件开发,能激发学生的学习兴趣。搭建的实验平台逐步实现CPU的配置与指令集至整个CPU的架构、编程、仿真、下载与调试,使学生对FPGA实现集成电路系统设计有深入理解,有助于专业理论课程的学习。通过将OBE(Outcomes-Based Education)教学理论应用于集成电路EDA(Electronic Design Automation)课程的仿真实验结果表明,这种设计方法与内容适用于产学研相结合,并能提高学生创新创业能力。 展开更多
关键词 中央处理器 现场可编程门阵列 实验系统 流水线技术
在线阅读 下载PDF
基于FPGA与DDS的磁共振射频发生与频谱杂散分析
4
作者 邢藏菊 段佳辉 +2 位作者 肖亮 程羽佳 周帅 《电子设计工程》 2025年第10期45-49,共5页
针对磁共振射频脉冲信号的快速灵活调控需求,该文提出了一种基于现场可编程门阵列(FPGA)与直接数字频率合成(DDS)的射频信号发生方法。该设计方法以FPGA为核心器件,在其内部集成DDS信号生成与波形幅度调制功能,配合高速高精度数模转换器... 针对磁共振射频脉冲信号的快速灵活调控需求,该文提出了一种基于现场可编程门阵列(FPGA)与直接数字频率合成(DDS)的射频信号发生方法。该设计方法以FPGA为核心器件,在其内部集成DDS信号生成与波形幅度调制功能,配合高速高精度数模转换器(DAC),实现了可精准调控的磁共振射频脉冲信号的生成。该文还分析了相位查找表尺寸对频谱杂散的影响,验证了注入相位抖动对DDS信号杂散的抑制效果。研究结果表明,该设计方法能够灵活调控参数并精准生成具有指定特性的射频脉冲,同时为磁共振应用中正弦查找表的优化设计提供了有价值的参考。 展开更多
关键词 磁共振成像(MRI) 现场可编程门阵列(fpga) 直接数字频率合成(DDS) 相位抖动 频谱
在线阅读 下载PDF
基于FPGA的雷达中频接收机测试设备设计
5
作者 杨林 《通信电源技术》 2025年第7期16-18,共3页
采用现场可编程门阵列(Field Programmable Gate Array,FPGA)作为核心器件,设计一套雷达中频接收机测试设备。该设备具有体积小、质量轻、操作简单、输出精准、运行稳定、适用性广以及便于扩展升级等优点。该设备采用触摸屏进行人机交互... 采用现场可编程门阵列(Field Programmable Gate Array,FPGA)作为核心器件,设计一套雷达中频接收机测试设备。该设备具有体积小、质量轻、操作简单、输出精准、运行稳定、适用性广以及便于扩展升级等优点。该设备采用触摸屏进行人机交互,能显示监测到的设备运行状态。同时,配备丰富接口,可以通过定制与被测设备相匹配的电缆,结合FPGA编程,实现多样化的控制信号输出,从而满足多种型号产品的测试需求。 展开更多
关键词 现场可编程门阵列(fpga) 测试设备 中频接收机
在线阅读 下载PDF
基于FPGA的电声测试数据采集电路优化方案
6
作者 吴丽琴 《电声技术》 2025年第9期161-163,共3页
针对现场可编程门阵列(Field Programmable Gate Array,FPGA)电声测试数据采集电路的优化策略进行深入研究。在电声测试领域,数据采集精准性与效率极其关键,而FPGA凭借高性能属性得到广泛应用。在电声测试数据收集阶段,FPGA在采样率和... 针对现场可编程门阵列(Field Programmable Gate Array,FPGA)电声测试数据采集电路的优化策略进行深入研究。在电声测试领域,数据采集精准性与效率极其关键,而FPGA凭借高性能属性得到广泛应用。在电声测试数据收集阶段,FPGA在采样率和多通道同步等方面面临难题。为化解这些困扰,制定一系列优化办法,包括高速模数转换器(Analog to Digital Converter,ADC)接口设计事项及多通道并行的架构体系,以增强电路性能,为电声测试给予更可靠且高效的数据收集支撑。 展开更多
关键词 现场可编程门阵列(fpga) 电声测试 数据采集 电路优化 模拟数字转换器(ADC)
在线阅读 下载PDF
A New Design Method for Variable Digital Filter Based on Field Programmable Gate Array(FPGA) 被引量:2
7
作者 胡文静 仇润鹤 李外云 《Journal of Donghua University(English Edition)》 EI CAS 2012年第2期193-196,共4页
In order to obtain variable characteristics,the digital filter's type,number of taps and coefficients should be changed constantly such that the desired frequency-domain characteristics can be obtained.This paper ... In order to obtain variable characteristics,the digital filter's type,number of taps and coefficients should be changed constantly such that the desired frequency-domain characteristics can be obtained.This paper proposes a method for self-programmable variable digital filter(VDF) design based on field programmable gate array(FPGA).We implement a digital filter system by using custom embedded micro-processor,programmable finite impulse response(P-FIR) macro module,coefficient-loader,clock manager and analog/digital(A/D) or digital/analog(D/A) controller and other modules.The self-programmable VDF can provide the best solution for realization of digital filter algorithms,which are the low-pass,high-pass,band-pass and band-stop filter algorithms with variable frequency domain characteristics.The design examples with minimum 1 to maximum 32 taps FIR filter,based on Modelsim post-routed simulation and onboard running on XUPV5-LX110T,are provided to demonstrate the effectiveness of the proposed method. 展开更多
关键词 variable digital filter(VDF) field programmable gate array(fpga) embedded micro-processor(EMP)
在线阅读 下载PDF
基于FPGA的SAR图像目标检测加速器设计
8
作者 汤亮 王小华 陈立福 《现代雷达》 北大核心 2025年第6期30-38,共9页
主流的基于中央处理器(CPU)和图形处理器(GPU)的合成孔径雷达(SAR)图像目标检测算法,存在模型大、计算复杂度高、并行度低和功耗高等缺点,不适合部署在卫星和无人机等资源有限的平台上。文中在综合考虑板卡资源、功耗、推理速度和精度... 主流的基于中央处理器(CPU)和图形处理器(GPU)的合成孔径雷达(SAR)图像目标检测算法,存在模型大、计算复杂度高、并行度低和功耗高等缺点,不适合部署在卫星和无人机等资源有限的平台上。文中在综合考虑板卡资源、功耗、推理速度和精度的条件下,设计了一种基于现场可编程门阵列(FPGA)的SAR图像目标检测加速器。该加速器采用的网络模型为优化后的YOLOv4-tiny,模型通过16位定点数优化数据位宽并加入空洞卷积来替换标准卷积,从而缩减了网络模型及参数,以便于部署在资源受限的FPGA上;在FPGA卷积层的实现中,采用了多重循环展开并行和循环分块并行的方法来加速卷积运算。实验结果表明,优化的算法在FPGA上获得了15.24 GOPS的吞吐量,每张图像识别速度为256 ms,介于CPU与GPU之间,但是由于FPGA硬件功耗仅为3.06 W,所以所提算法的能效比分别达到了CPU和GPU的18.4倍和7.3倍。 展开更多
关键词 现场可编程门阵列 合成孔径雷达 硬件加速器 YOLOv4-tiny网络 目标检测
原文传递
FPGA在319nm紫外单频激光系统锁频中的应用
9
作者 苏雯静 卫怡荣 +3 位作者 侯晓凯 王越伟 何军 王军民 《量子光学学报》 北大核心 2025年第1期106-116,共11页
窄线宽、可连续调谐的319 nm紫外单频激光系统对铯原子的单步里德堡激发有重要意义。以高精细度超稳光学腔作为频率参考标准,结合射频位相调制边带PDH(Pound-Drever-Hall)技术、电子学边带技术、无调制HC(Hansch-Couillaud)技术,实现319... 窄线宽、可连续调谐的319 nm紫外单频激光系统对铯原子的单步里德堡激发有重要意义。以高精细度超稳光学腔作为频率参考标准,结合射频位相调制边带PDH(Pound-Drever-Hall)技术、电子学边带技术、无调制HC(Hansch-Couillaud)技术,实现319 nm紫外单频激光系统的频率锁定。然而常规反馈锁定系统存在结构较复杂、体积较庞大、成本较高等缺点,我们通过利用FPGA(Field Programmable Gate Array)代替信号发生器、锁相放大器、PID(Proportional-Integral-Derivative)放大器、示波器等分立设备来实现激光频率的锁定,对常规的反馈锁定系统进行简化和升级;基于Red Pitaya的FPGA板卡,利用射频位相调制边带PDH技术以及电子学边带技术对基频光进行锁定,并对射频位相调制边带PDH技术和无调制HC技术对四镜环形倍频腔的锁频效果进行了比较。FPGA的应用,在实验操作中不仅能够显著地降低成本、简化实验系统,并且充分节约使用空间,带来极大便利,有着较高的集成度、高度的灵活性、良好的稳定性。 展开更多
关键词 现场可编程门阵列(fpga) 319nm单频紫外激光 PDH锁定 电子学边带锁定 HC锁定
原文传递
Synthesis of Nonlinear Control of Switching Topologies of Buck-Boost Converter Using Fuzzy Logic on Field Programmable Gate Array (FPGA) 被引量:1
10
作者 Johnson A. Asumadu Vaidhyanathan Jagannathan Arkhom Chachavalnanont 《Journal of Intelligent Learning Systems and Applications》 2010年第1期36-42,共7页
An intelligent fuzzy logic inference pipeline for the control of a dc-dc buck-boost converter was designed and built using a semi-custom VLSI chip. The fuzzy linguistics describing the switching topologies of the conv... An intelligent fuzzy logic inference pipeline for the control of a dc-dc buck-boost converter was designed and built using a semi-custom VLSI chip. The fuzzy linguistics describing the switching topologies of the converter was mapped into a look-up table that was synthesized into a set of Boolean equations. A VLSI chip–a field programmable gate array (FPGA) was used to implement the Boolean equations. Features include the size of RAM chip independent of number of rules in the knowledge base, on-chip fuzzification and defuzzification, faster response with speeds over giga fuzzy logic inferences per sec (FLIPS), and an inexpensive VLSI chip. The key application areas are: 1) on-chip integrated controllers;and 2) on-chip co-integration for entire system of sensors, circuits, controllers, and detectors for building complete instrument systems. 展开更多
关键词 Multi-Fuzzy Logic Controller (MFLC) field programmable Gate Array (fpga) BUCK-BOOST Converter BOOLEAN Look-Up TABLE CO-INTEGRATION
在线阅读 下载PDF
基于FPGA的改进SGM算法
11
作者 班正将 周哲海 《电子测量技术》 北大核心 2025年第19期69-76,共8页
传统的双目SGM算法,计算复杂且对计算资源的需求较大,难以满足小型嵌入式系统的实时应用和低功耗需求。为此本文提出了一种基于FPGA架构的改进方案,旨在提升双目SGM算法的实时性、资源利用率,并减少资源开销。改进的SGM算法通过调整代... 传统的双目SGM算法,计算复杂且对计算资源的需求较大,难以满足小型嵌入式系统的实时应用和低功耗需求。为此本文提出了一种基于FPGA架构的改进方案,旨在提升双目SGM算法的实时性、资源利用率,并减少资源开销。改进的SGM算法通过调整代价集合的方向,使其与FPGA数据流方向一致,从而实现四路径并行计算;在视差计算阶段,引入基于二项式的亚像素插值技术,使得视差计算与优化过程能够同步进行,减少计算延迟,进一步降低资源消耗和系统功耗。实验结果表明,改进后的算法相比传统SGM算法,平均视差误差降低了32.4%,LUT资源的利用率提升了45%,资源消耗减少了25%,并且算法的匹配速率达到了65.3 fps,系统功耗仅为2.85 W,满足了小型实时嵌入式系统的要求。 展开更多
关键词 现场可编程门阵列(fpga) SGM算法 嵌入式系统 亚像素插值
原文传递
基于FPGA环形振荡电路的温度测量优化
12
作者 朱忠峻 胡定华 +1 位作者 李强 周凯航 《电子测量与仪器学报》 北大核心 2025年第3期102-114,共13页
环形振荡电路作为一种基于现场可编程门阵列(FPGA)的温度传感器,因其结构简单、成本低廉且易于集成的优势,在温度检测领域得到了广泛应用。然而,环形振荡电路的测温精度易受多种因素的影响,包括非门个数、非门布局、振荡频率、采样时长... 环形振荡电路作为一种基于现场可编程门阵列(FPGA)的温度传感器,因其结构简单、成本低廉且易于集成的优势,在温度检测领域得到了广泛应用。然而,环形振荡电路的测温精度易受多种因素的影响,包括非门个数、非门布局、振荡频率、采样时长、采样间隔以及冷却时间等设计和操作参数。因此,如何优化这些参数以提升测温精度具有重要的研究意义。基于控制变量法,系统地分析了上述关键参数对环形振荡电路测温性能的影响。首先,通过实验研究不同非门个数对振荡频率与测温误差的影响,发现非门个数的增加会降低振荡频率;进一步实验表明,将非门个数优化设置为40~48,可获得最佳的测温精度和分辨率。此外,对非门布局进行了深入分析,发现同可编程逻辑块(CLB)下左右Slice互连的延迟远大于跨CLB的互连延迟,通过布局优化选用特定的布局可以有效增加延迟,进而优化测温精度。通过对比采样时长、采样间隔及冷却时间等参数组合,提出了最优的系统参数配置。在最佳参数组合下的实验验证显示,温度误差最低可减少0.5℃,在25℃~85℃环境下相较于对比参数组合,平均温度误差从2.0℃下降到了1.2℃,降低了0.7℃,且在65℃以上的环境下,温度误差能够稳定控制在±1℃以内。最终结果证明,提出的参数优化方法显著提升了环形振荡电路的测温精度,为FPGA温度传感器的设计和应用提供了有力支持。 展开更多
关键词 温度传感器 环形振荡电路 传感器阵列 现场可编程门阵列(fpga)
原文传递
基于FPGA的中子多重性移位寄存器设计与验证
13
作者 胡文兴 张焱 +4 位作者 张浩然 李明玉 孟祥厅 刘翅 王仁波 《核电子学与探测技术》 北大核心 2025年第3期325-333,共9页
中子多重性计数是一种重要的核材料非破坏性分析方法,通过多重性移位寄存器对中子多重性计数器获取的脉冲时间序列进行统计,实现对铀钚等核材料的准确测量。为了实现多重性移位寄存器的自主设计研发,本文基于现场可编程门阵列(FPGA)开... 中子多重性计数是一种重要的核材料非破坏性分析方法,通过多重性移位寄存器对中子多重性计数器获取的脉冲时间序列进行统计,实现对铀钚等核材料的准确测量。为了实现多重性移位寄存器的自主设计研发,本文基于现场可编程门阵列(FPGA)开发了一款多重性移位寄存器原理样机,并采用模拟脉冲时间序列的方法实现无源验证。结果表明,样机得到的多重计数率与模拟结果的相对偏差小于5%。本文设计的多重性移位寄存器对国产化中子多重性测量装置的研究具有重要的现实意义。 展开更多
关键词 中子多重性计数 非破坏性分析 多重性移位寄存器 fpga
在线阅读 下载PDF
基于FPGA的视频数字识别系统
14
作者 田晨雨 李锦屏 +2 位作者 李雨忻 李刘杰 程传同 《云南大学学报(自然科学版)》 北大核心 2025年第2期266-273,共8页
构建了一种基于现场可编程门阵列(field programmable gate array,FPGA)和CMOS图像传感器OV7725的视频数字识别系统.该系统包括人工光感受器、数字电位器阵列相关电路和视频图形阵列(video graphic array, VGA)显示器.由FPGA和CMOS图像... 构建了一种基于现场可编程门阵列(field programmable gate array,FPGA)和CMOS图像传感器OV7725的视频数字识别系统.该系统包括人工光感受器、数字电位器阵列相关电路和视频图形阵列(video graphic array, VGA)显示器.由FPGA和CMOS图像传感器OV7725组成的人工光感受器将视频数字输入并进行图像处理,利用数字电位器阵列相关电路进行数字的训练与识别,可通过VGA显示器和FPGA上的数码管进行数字显示.系统采用QuartusⅡ18.1软件平台,通过Verilog HDL语言进行程序编写并进行时序分析验证.该系统能识别0到9的视频数字,取得了良好的效果,从而实现了基于FPGA的视频数字识别系统. 展开更多
关键词 现场可编程门阵列(fpga) 视频数字识别 图像处理 Verilog HDL 视频图形阵列(VGA)
在线阅读 下载PDF
面向FPGA部署的铝板缺陷检测算法优化
15
作者 阙华辉 赵翠芳 《现代制造技术与装备》 2025年第1期92-94,共3页
产品缺陷检测是工业产品质量控制的重要工序之一。计算机视觉及人工智能算法使得产品缺陷自动检测成为可能,结合现场可编程门阵列(Field Programmable Gate Array,FPGA)的强大计算能力与灵活性,可优化并部署自动检测系统。采用SSD-Mobil... 产品缺陷检测是工业产品质量控制的重要工序之一。计算机视觉及人工智能算法使得产品缺陷自动检测成为可能,结合现场可编程门阵列(Field Programmable Gate Array,FPGA)的强大计算能力与灵活性,可优化并部署自动检测系统。采用SSD-MobilenetV1模型,通过剪枝与权重量化来优化检测算法,并将其部署于FPGA。优化后,算法精度仅下降1.8%,但速度提升7.4倍,模型大小缩减至48%,实现了每张图片80ms的推理速度。 展开更多
关键词 缺陷检测 SSD-MobileNetV1 现场可编程门阵列(fpga)
在线阅读 下载PDF
基于FPGA的视频源切换数据对齐设计
16
作者 姜林 许祥馨 +1 位作者 高喆 范本果 《电视技术》 2025年第8期60-63,68,共5页
当两路输入视频源的时钟不对齐或两路输入视频源的视频帧码不同,通过一位选择信号状态切换输入视频源时,输出视频会产生数据丢失或者数据粘包现象。针对这一问题,使用现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)仿真对... 当两路输入视频源的时钟不对齐或两路输入视频源的视频帧码不同,通过一位选择信号状态切换输入视频源时,输出视频会产生数据丢失或者数据粘包现象。针对这一问题,使用现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)仿真对输入视频源通道切换进行条件约束,在选择信号状态发生变化时,判断约束条件满足再进行输入视频源切换,从而实现切换不同输入视频源时输出视频无异常。 展开更多
关键词 现场可编程逻辑门阵列(fpga) 选择信号 信号处理
在线阅读 下载PDF
基于FPGA的集成电路测试方法研究
17
作者 李华 曹晓斌 《通信电源技术》 2025年第4期34-36,共3页
为提升集成电路测试的覆盖率和精度,提出基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的集成电路测试方法。首先介绍FPGA的结构与优势,其次详细描述基于FPGA的测试系统的硬件和软件架构,最后系统化地阐述集成电路测试流程... 为提升集成电路测试的覆盖率和精度,提出基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的集成电路测试方法。首先介绍FPGA的结构与优势,其次详细描述基于FPGA的测试系统的硬件和软件架构,最后系统化地阐述集成电路测试流程,包括被测器件(Device Under Test,DUT)与FPGA的连接、测试向量生成、测试执行过程以及测试结果的分析与验证。测试结果表明,设计方法可以高效执行功能测试和故障检测,提升了测试的精度和覆盖率,适用于大规模集成电路的验证。 展开更多
关键词 现场可编程门阵列(fpga) 集成电路 测试方法
在线阅读 下载PDF
基于FPGA的九点最临近插值算法的设计与实现
18
作者 管浩洋 刘德全 孟祥意 《现代信息科技》 2025年第12期41-44,49,共5页
在FPGA中,以流水线实现双线性插值算法消耗资源较多,文章提出了九点最临近插值算法,通过使用线性计算得出待测点映射到的位置附近的九点灰度值,待插值像素点的像素值等于九点中距离其映射到位置最近像素点的像素值,完成九点最临近插值... 在FPGA中,以流水线实现双线性插值算法消耗资源较多,文章提出了九点最临近插值算法,通过使用线性计算得出待测点映射到的位置附近的九点灰度值,待插值像素点的像素值等于九点中距离其映射到位置最近像素点的像素值,完成九点最临近插值算法。实验表明九点最临近插值算法在FPGA硬件资源中,块存储器总数节约21.258 7%,寄存器总数节约20.141 3%。在图像插值精度中,对三种不同种类的图片的平滑度比为:109.632 3%、104.966 0%、106.568 8%;信息熵比为99.995 9%、99.946 1%、99.933 2%。九点最临近插值算法在减少资源消耗的情况下,基本达到双线性插值算法要求。 展开更多
关键词 现场可编程门阵列(fpga) 九点最临近插值 平均梯度幅值 信息熵
在线阅读 下载PDF
基于FPGA的无刷直流电机模糊PI控制系统设计
19
作者 周东升 许高斌 马渊明 《合肥工业大学学报(自然科学版)》 北大核心 2025年第7期898-903,909,共7页
针对传统软件控制器存在响应速度慢、精度低和抗干扰能力差的问题,文章基于现场可编程门阵列(field programmable gate array,FPGA)实现无刷直流电机(brushless direct current motor,BLDC)模糊PI控制系统的设计。该控制系统内部采用全... 针对传统软件控制器存在响应速度慢、精度低和抗干扰能力差的问题,文章基于现场可编程门阵列(field programmable gate array,FPGA)实现无刷直流电机(brushless direct current motor,BLDC)模糊PI控制系统的设计。该控制系统内部采用全硬件实现方式,提高了系统的运算效率,增强了抗干扰能力;系统采用转速、电流双闭环控制,转速环采用模糊PI控制算法,相较于传统PI控制算法,提高了响应速度和控制精度。实验结果表明,文章设计的控制系统响应速度快、超调小、抗干扰能力强。 展开更多
关键词 无刷直流电机(BLDC) 矢量控制 模糊控制器 现场可编程门阵列(fpga)
在线阅读 下载PDF
Programmable array antenna based on nematic liquid crystals for the Ka-band
20
作者 WANG Qiang KE Junchen BAI Lin 《Journal of Southeast University(English Edition)》 2025年第1期78-83,共6页
A programmable low-profile array antenna based on nematic liquid crystals(NLCs)is proposed.Each antenna unit comprises a square patch radiating structure and a tunable NLC-based phase shifter capable of achieving a ph... A programmable low-profile array antenna based on nematic liquid crystals(NLCs)is proposed.Each antenna unit comprises a square patch radiating structure and a tunable NLC-based phase shifter capable of achieving a phase shift exceeding 360°with high linearity.First,the above 64 antenna units are periodically arranged into an 8×8 NLC-based antenna array,and the bias voltage of the NLC-based phase shifter loaded on the antenna unit is adjusted through the control of the field-programmable gate array(FPGA)programming sequences.This configuration enables precise phase changes for all 64 channels.Numerical simulation,sample processing,and experimental measurements of the antenna array are conducted to validate the performance of the antenna.The numerical and experimental results demonstrate that the proposed antenna performs well within the frequency range of 19.5-20.5 GHz,with a 3 dB relative bandwidth of 10%and a maximum main lobe gain of 14.1 dBi.A maximum scanning angle of±34°is achieved through the adjustment of the FPGA programming sequence.This NLC-based programmable array antenna shows promising potential for applications in satellite communication. 展开更多
关键词 array antenna nematic liquid crystals electronically beam scanning field programmable gate array(fpga)
在线阅读 下载PDF
上一页 1 2 112 下一页 到第
使用帮助 返回顶部