期刊文献+
共找到2,189篇文章
< 1 2 110 >
每页显示 20 50 100
A New Design Method for Variable Digital Filter Based on Field Programmable Gate Array(FPGA) 被引量:2
1
作者 胡文静 仇润鹤 李外云 《Journal of Donghua University(English Edition)》 EI CAS 2012年第2期193-196,共4页
In order to obtain variable characteristics,the digital filter's type,number of taps and coefficients should be changed constantly such that the desired frequency-domain characteristics can be obtained.This paper ... In order to obtain variable characteristics,the digital filter's type,number of taps and coefficients should be changed constantly such that the desired frequency-domain characteristics can be obtained.This paper proposes a method for self-programmable variable digital filter(VDF) design based on field programmable gate array(FPGA).We implement a digital filter system by using custom embedded micro-processor,programmable finite impulse response(P-FIR) macro module,coefficient-loader,clock manager and analog/digital(A/D) or digital/analog(D/A) controller and other modules.The self-programmable VDF can provide the best solution for realization of digital filter algorithms,which are the low-pass,high-pass,band-pass and band-stop filter algorithms with variable frequency domain characteristics.The design examples with minimum 1 to maximum 32 taps FIR filter,based on Modelsim post-routed simulation and onboard running on XUPV5-LX110T,are provided to demonstrate the effectiveness of the proposed method. 展开更多
关键词 variable digital filter(VDF) field programmable gate array(fpga) embedded micro-processor(EMP)
在线阅读 下载PDF
Synthesis of Nonlinear Control of Switching Topologies of Buck-Boost Converter Using Fuzzy Logic on Field Programmable Gate Array (FPGA) 被引量:1
2
作者 Johnson A. Asumadu Vaidhyanathan Jagannathan Arkhom Chachavalnanont 《Journal of Intelligent Learning Systems and Applications》 2010年第1期36-42,共7页
An intelligent fuzzy logic inference pipeline for the control of a dc-dc buck-boost converter was designed and built using a semi-custom VLSI chip. The fuzzy linguistics describing the switching topologies of the conv... An intelligent fuzzy logic inference pipeline for the control of a dc-dc buck-boost converter was designed and built using a semi-custom VLSI chip. The fuzzy linguistics describing the switching topologies of the converter was mapped into a look-up table that was synthesized into a set of Boolean equations. A VLSI chip–a field programmable gate array (FPGA) was used to implement the Boolean equations. Features include the size of RAM chip independent of number of rules in the knowledge base, on-chip fuzzification and defuzzification, faster response with speeds over giga fuzzy logic inferences per sec (FLIPS), and an inexpensive VLSI chip. The key application areas are: 1) on-chip integrated controllers;and 2) on-chip co-integration for entire system of sensors, circuits, controllers, and detectors for building complete instrument systems. 展开更多
关键词 Multi-Fuzzy Logic Controller (MFLC) field programmable gate array (fpga) BUCK-BOOST Converter BOOLEAN Look-Up TABLE CO-INTEGRATION
在线阅读 下载PDF
一款基于新型Field Programmable Gate Array芯片的投影仪梯形校正系统研究与实现 被引量:5
3
作者 曹凤莲 沈庆宏 +1 位作者 盛任农 高敦堂 《南京大学学报(自然科学版)》 CAS CSCD 北大核心 2006年第4期362-367,共6页
投影设备配备的梯形校正普遍存在校正范围小,画面的一些线条和字符边缘会出现毛刺和不平滑现象,矫正效果不理想.如果采用通用的图像处理芯片和复杂的算法,可以解决上述问题,但又会导致成本急剧上升.为了解决上述矛盾,提出一种基于FPGA(F... 投影设备配备的梯形校正普遍存在校正范围小,画面的一些线条和字符边缘会出现毛刺和不平滑现象,矫正效果不理想.如果采用通用的图像处理芯片和复杂的算法,可以解决上述问题,但又会导致成本急剧上升.为了解决上述矛盾,提出一种基于FPGA(Field Programmable Gate Array)芯片的新型梯形校正实现方案,解决了校正范围与锯齿失真的矛盾问题,并为进一步成为芯片级产品铺平了道路.图像处理采用kaiser窗函数和sinc函数相结合的方法进行插值,这样的滤波器改善了旁瓣抑制,具有较好的通带性能.介绍了梯形失真的产生和校正原理,提出了利用FPGA芯片XC3S400作为核心图像处理单元的梯形校正系统的硬件和软件实现,说明了该芯片结构、功能及特性,最后提供了校正的效果图. 展开更多
关键词 图像处理 梯形校正 field programmable gate array 锯齿失真
在线阅读 下载PDF
Programmable array antenna based on nematic liquid crystals for the Ka-band
4
作者 WANG Qiang KE Junchen BAI Lin 《Journal of Southeast University(English Edition)》 2025年第1期78-83,共6页
A programmable low-profile array antenna based on nematic liquid crystals(NLCs)is proposed.Each antenna unit comprises a square patch radiating structure and a tunable NLC-based phase shifter capable of achieving a ph... A programmable low-profile array antenna based on nematic liquid crystals(NLCs)is proposed.Each antenna unit comprises a square patch radiating structure and a tunable NLC-based phase shifter capable of achieving a phase shift exceeding 360°with high linearity.First,the above 64 antenna units are periodically arranged into an 8×8 NLC-based antenna array,and the bias voltage of the NLC-based phase shifter loaded on the antenna unit is adjusted through the control of the field-programmable gate array(FPGA)programming sequences.This configuration enables precise phase changes for all 64 channels.Numerical simulation,sample processing,and experimental measurements of the antenna array are conducted to validate the performance of the antenna.The numerical and experimental results demonstrate that the proposed antenna performs well within the frequency range of 19.5-20.5 GHz,with a 3 dB relative bandwidth of 10%and a maximum main lobe gain of 14.1 dBi.A maximum scanning angle of±34°is achieved through the adjustment of the FPGA programming sequence.This NLC-based programmable array antenna shows promising potential for applications in satellite communication. 展开更多
关键词 array antenna nematic liquid crystals electronically beam scanning field programmable gate array(fpga)
在线阅读 下载PDF
Resonance Characteristics of Piezoelectric Resonator Based on Digital Driving Circuit of Field-Programmable Gate Array 被引量:2
5
作者 WANG Zhenyu WU Xiaosheng SHU Shengzhu 《Journal of Shanghai Jiaotong university(Science)》 EI 2019年第1期1-6,共6页
Piezoelectric resonators are widely used in frequency reference devices, mass sensors, resonant sensors(such as gyros and accelerometers), etc. Piezoelectric resonators usually work in a special resonant mode. Obtaini... Piezoelectric resonators are widely used in frequency reference devices, mass sensors, resonant sensors(such as gyros and accelerometers), etc. Piezoelectric resonators usually work in a special resonant mode. Obtaining working resonant mode with high quality is key to improve the performance of piezoelectric resonators. In this paper, the resonance characteristics of a rectangular lead zirconium titanate(PZT) piezoelectric resonator are studied. On the basis of the field-programmable gate array(FPGA) embedded system, direct digital synthesizer(DDS) and automatic gain controller(AGC) are used to generate the driving signals with precisely adjustable frequency and amplitude. The driving signals are used to excite the piezoelectric resonator to the working vibration mode. The influence of the connection of driving electrodes and voltage amplitude on the vibration of the resonator is studied. The quality factor and vibration linearity of the resonator are studied with various driving methods mentioned in this paper. The resonator reaches resonant mode at 330 kHz by different driving methods.The relationship between resonant amplitude and driving signal amplitude is linear. The quality factor reaches over 150 by different driving methods. The results provide a theoretical reference for the efficient excitation of the piezoelectric resonator. 展开更多
关键词 PIEZOELECTRIC resonators RESONANT mode quality FACTOR LINEARITY field-programmable gate array(fpga)
原文传递
A novel fuzzy logic direct torque controller for a permanent magnet synchronous motor with a field programmable gate array 被引量:1
6
作者 陈永军 《Journal of Chongqing University》 CAS 2008年第3期228-233,共6页
A high-performance digital servo system built on the platform of a field programmable gate array (FPGA),a fully digitized hardware design scheme of a direct torque control (DTC) and a low speed permanent magnet synchr... A high-performance digital servo system built on the platform of a field programmable gate array (FPGA),a fully digitized hardware design scheme of a direct torque control (DTC) and a low speed permanent magnet synchronous motor (PMSM) is proposed. The DTC strategy of PMSM is described with Verilog hardware description language and is employed on-chip FPGA in accordance with the electronic design automation design methodology. Due to large torque ripples in low speed PMSM,the hysteresis controller in a conventional PMSM DTC was replaced by a fuzzy controller. This FPGA scheme integrates the direct torque controller strategy,the time speed measurement algorithm,the fuzzy regulating technique and the space vector pulse width modulation principle. Experimental results indicate the fuzzy controller can provide a controllable speed at 20 r min-1 and torque at 330 N m with satisfactory dynamic and static performance. Furthermore,the results show that this new control strategy decreases the torque ripple drastically and enhances control performance. 展开更多
关键词 fuzzy control direct torque control field programmable gate array permanent magnet synchronous motor
在线阅读 下载PDF
Implementation of Dynamic Matrix Control on Field Programmable Gate Array
7
作者 兰建 李德伟 +1 位作者 杨楠 席裕庚 《Journal of Shanghai Jiaotong university(Science)》 EI 2011年第4期441-446,共6页
High performance computer is often required by model predictive control(MPC) systems due to the heavy online computation burden.To extend MPC to more application cases with low-cost computation facilities, the impleme... High performance computer is often required by model predictive control(MPC) systems due to the heavy online computation burden.To extend MPC to more application cases with low-cost computation facilities, the implementation of MPC controller on field programmable gate array(FPGA) system is studied.For the dynamic matrix control(DMC) algorithm,the main design idea and the implemental strategy of DMC controller are introduced based on a FPGA’s embedded system.The performance tests show that both the computation efficiency and the accuracy of the proposed controller can be satisfied due to the parallel computing capability of FPGA. 展开更多
关键词 model predictive control(MPC) dynamic matrix control(DMC) quadratic programming(QP) active set programmable logic device field programmable gate array(fpga)
原文传递
Development of a Wireless Capsule Endoscope System Based on Field Programmable Gate Array
8
作者 李四青 刘华 《Journal of Shanghai Jiaotong university(Science)》 EI 2017年第2期156-160,共5页
A new modular and programmable wireless capsule endoscope is presented in this paper. The capsule system consumes low power and has small physical size. A new image compression algorithm is presented in this paper to ... A new modular and programmable wireless capsule endoscope is presented in this paper. The capsule system consumes low power and has small physical size. A new image compression algorithm is presented in this paper to reduce power consumption and silicon area. The compression algorithm includes color space transform, uniform quantization, sub-sampling, differential pulse code modulation (DPCM) and Golomb-Rice code. The algorithm is tested in a field programmable gate array (FPGA) development board, and the final result achieves 80% compression rate at 40 dB peak signal to noise ratio (PSNR). The algorithm has high image compression efficiency and low power consumption, compared to other existing works. The system is composed of the following three parts: image capsule endoscope, portable wireless receiver and host computer software. The software and hardware design of the three parts are disscussed in details. © 2017, Shanghai Jiaotong University and Springer-Verlag Berlin Heidelberg. 展开更多
关键词 capsule endoscope portable receiver compression algorithm field programmable gate array(fpga)
原文传递
Fault Prediction and Diagnosis of Warship Equipment Field Programmable Gate Array Software
9
作者 LIU Bojiang YAN Ran +2 位作者 CHAI Haiyan HAN Xinyu TANG Longli 《Journal of Donghua University(English Edition)》 EI CAS 2018年第5期426-429,共4页
In order to solve the current high failure rate of warship equipment field programmable gate array( FPGA) software,fault detection is not timely enough and FPGA detection equipment is expensive and so on. After in-dep... In order to solve the current high failure rate of warship equipment field programmable gate array( FPGA) software,fault detection is not timely enough and FPGA detection equipment is expensive and so on. After in-depth research,this paper proposes a warship equipment FPGA software based on Xilinx integrated development environment( ISE) and ModelSim software.Functional simulation and timing simulation to verify the correctness of the logic design of the FPGA,this method is very convenient to view the signal waveform inside the FPGA program to help FPGA test engineers to achieve FPGA fault prediction and diagnosis. This test method has important engineering significance for the upgrading of warship equipment. 展开更多
关键词 field programmable gate array(fpga) FAULT prediction DIAGNOSIS
在线阅读 下载PDF
一种用于高性能FPGA的多功能I/O电路
10
作者 罗旸 刘波 +3 位作者 曹正州 谢达 张艳飞 单悦尔 《半导体技术》 北大核心 2025年第3期265-272,共8页
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一... 为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一边沿流水技术的双倍数据速率(DDR)电路,可以使数据不仅能在相同的时钟沿输出,而且能在同一个时钟周期输出。通过分级采样结合时钟分频和偏移技术,仅需4个时钟周期即可完成8∶1数据的转换。另外,该I/O电路还可以对数据输入输出的延时进行调节,采用粗调和细调相结合的方式,共提供512个延时抽头,并且延时的分辨率达到4 ps。仿真和实测结果表明,该多功能I/O电路能为高性能FPGA提供灵活、多协议的高速数据传输功能。 展开更多
关键词 现场可编程门阵列(fpga) 输入输出(I/O)电路 多电平标准 双倍数据速率(DDR) 串并转换器(SerDes)
原文传递
基于FPGA的功率器件封装缺陷实时检测
11
作者 谭会生 吴文志 张杰 《半导体技术》 北大核心 2025年第10期1048-1056,共9页
针对基于机器视觉的功率器件封装缺陷检测技术实时性差、计算资源消耗较高的问题,基于现场可编程门阵列(FPGA)设计了一种功率器件封装缺陷实时检测器。首先,提出一种基于深度可分离卷积(DSConv)的轻量化Mini-DSCNet卷积网络,使用深度卷... 针对基于机器视觉的功率器件封装缺陷检测技术实时性差、计算资源消耗较高的问题,基于现场可编程门阵列(FPGA)设计了一种功率器件封装缺陷实时检测器。首先,提出一种基于深度可分离卷积(DSConv)的轻量化Mini-DSCNet卷积网络,使用深度卷积和逐点卷积代替标准卷积。仿真结果表明,该模型的浮点运算量(FLOPs)和参数量(Params)分别约为MobileNetV1的4.375%和0.021%,准确率约为91.80%。其次,采用定点量化算法将浮点数权重量化为有符号定点数,测试结果表明,其平均误差约为0.483%。最后,采用多通道并行流水线架构优化设计,降低了系统的资源消耗,提高了系统的处理速度。实验结果显示,在100 MHz时钟频率下,该检测器的推理速度分别约为CPU的17.10倍、GPU的2.47倍,显著提升了功率器件封装缺陷检测的实时性。 展开更多
关键词 功率器件 封装缺陷检测 Mini-DSCNet卷积网络 现场可编程门阵列(fpga) 硬件加速
原文传递
基于CPU-FPGA的SoC实验系统设计
12
作者 王丽杰 钱俊宏 +4 位作者 何俊峰 王蕊 贺媛 刘凤敏 张彤 《吉林大学学报(信息科学版)》 2025年第3期518-523,共6页
针对现有微电子与集成电路专业课程大多以理论为主,缺少仿真实验,FPGA(Field Progra mmable Gate Array)实操类实验项目严重不足的问题,设计了一套基于CPU(Central Processing Unit)-FPGA的SoC(System on Chip)实验系统。利用ModelSim... 针对现有微电子与集成电路专业课程大多以理论为主,缺少仿真实验,FPGA(Field Progra mmable Gate Array)实操类实验项目严重不足的问题,设计了一套基于CPU(Central Processing Unit)-FPGA的SoC(System on Chip)实验系统。利用ModelSim等仿真工具,以FPGA为开发平台实现CPU系统功能。以RISC-V(Reduced Instruction Set Computer)精简指令集为该CPU的指令集,以模块化为设计思想,从微处理器的局部到总体设计5级流水线CPU。系统融合了软硬件开发,能激发学生的学习兴趣。搭建的实验平台逐步实现CPU的配置与指令集至整个CPU的架构、编程、仿真、下载与调试,使学生对FPGA实现集成电路系统设计有深入理解,有助于专业理论课程的学习。通过将OBE(Outcomes-Based Education)教学理论应用于集成电路EDA(Electronic Design Automation)课程的仿真实验结果表明,这种设计方法与内容适用于产学研相结合,并能提高学生创新创业能力。 展开更多
关键词 中央处理器 现场可编程门阵列 实验系统 流水线技术
在线阅读 下载PDF
基于FPGA与DDS的磁共振射频发生与频谱杂散分析
13
作者 邢藏菊 段佳辉 +2 位作者 肖亮 程羽佳 周帅 《电子设计工程》 2025年第10期45-49,共5页
针对磁共振射频脉冲信号的快速灵活调控需求,该文提出了一种基于现场可编程门阵列(FPGA)与直接数字频率合成(DDS)的射频信号发生方法。该设计方法以FPGA为核心器件,在其内部集成DDS信号生成与波形幅度调制功能,配合高速高精度数模转换器... 针对磁共振射频脉冲信号的快速灵活调控需求,该文提出了一种基于现场可编程门阵列(FPGA)与直接数字频率合成(DDS)的射频信号发生方法。该设计方法以FPGA为核心器件,在其内部集成DDS信号生成与波形幅度调制功能,配合高速高精度数模转换器(DAC),实现了可精准调控的磁共振射频脉冲信号的生成。该文还分析了相位查找表尺寸对频谱杂散的影响,验证了注入相位抖动对DDS信号杂散的抑制效果。研究结果表明,该设计方法能够灵活调控参数并精准生成具有指定特性的射频脉冲,同时为磁共振应用中正弦查找表的优化设计提供了有价值的参考。 展开更多
关键词 磁共振成像(MRI) 现场可编程门阵列(fpga) 直接数字频率合成(DDS) 相位抖动 频谱
在线阅读 下载PDF
基于FPGA的雷达中频接收机测试设备设计
14
作者 杨林 《通信电源技术》 2025年第7期16-18,共3页
采用现场可编程门阵列(Field Programmable Gate Array,FPGA)作为核心器件,设计一套雷达中频接收机测试设备。该设备具有体积小、质量轻、操作简单、输出精准、运行稳定、适用性广以及便于扩展升级等优点。该设备采用触摸屏进行人机交互... 采用现场可编程门阵列(Field Programmable Gate Array,FPGA)作为核心器件,设计一套雷达中频接收机测试设备。该设备具有体积小、质量轻、操作简单、输出精准、运行稳定、适用性广以及便于扩展升级等优点。该设备采用触摸屏进行人机交互,能显示监测到的设备运行状态。同时,配备丰富接口,可以通过定制与被测设备相匹配的电缆,结合FPGA编程,实现多样化的控制信号输出,从而满足多种型号产品的测试需求。 展开更多
关键词 现场可编程门阵列(fpga) 测试设备 中频接收机
在线阅读 下载PDF
基于FPGA的SAR图像目标检测加速器设计
15
作者 汤亮 王小华 陈立福 《现代雷达》 北大核心 2025年第6期30-38,共9页
主流的基于中央处理器(CPU)和图形处理器(GPU)的合成孔径雷达(SAR)图像目标检测算法,存在模型大、计算复杂度高、并行度低和功耗高等缺点,不适合部署在卫星和无人机等资源有限的平台上。文中在综合考虑板卡资源、功耗、推理速度和精度... 主流的基于中央处理器(CPU)和图形处理器(GPU)的合成孔径雷达(SAR)图像目标检测算法,存在模型大、计算复杂度高、并行度低和功耗高等缺点,不适合部署在卫星和无人机等资源有限的平台上。文中在综合考虑板卡资源、功耗、推理速度和精度的条件下,设计了一种基于现场可编程门阵列(FPGA)的SAR图像目标检测加速器。该加速器采用的网络模型为优化后的YOLOv4-tiny,模型通过16位定点数优化数据位宽并加入空洞卷积来替换标准卷积,从而缩减了网络模型及参数,以便于部署在资源受限的FPGA上;在FPGA卷积层的实现中,采用了多重循环展开并行和循环分块并行的方法来加速卷积运算。实验结果表明,优化的算法在FPGA上获得了15.24 GOPS的吞吐量,每张图像识别速度为256 ms,介于CPU与GPU之间,但是由于FPGA硬件功耗仅为3.06 W,所以所提算法的能效比分别达到了CPU和GPU的18.4倍和7.3倍。 展开更多
关键词 现场可编程门阵列 合成孔径雷达 硬件加速器 YOLOv4-tiny网络 目标检测
原文传递
FPGA在319nm紫外单频激光系统锁频中的应用
16
作者 苏雯静 卫怡荣 +3 位作者 侯晓凯 王越伟 何军 王军民 《量子光学学报》 北大核心 2025年第1期106-116,共11页
窄线宽、可连续调谐的319 nm紫外单频激光系统对铯原子的单步里德堡激发有重要意义。以高精细度超稳光学腔作为频率参考标准,结合射频位相调制边带PDH(Pound-Drever-Hall)技术、电子学边带技术、无调制HC(Hansch-Couillaud)技术,实现319... 窄线宽、可连续调谐的319 nm紫外单频激光系统对铯原子的单步里德堡激发有重要意义。以高精细度超稳光学腔作为频率参考标准,结合射频位相调制边带PDH(Pound-Drever-Hall)技术、电子学边带技术、无调制HC(Hansch-Couillaud)技术,实现319 nm紫外单频激光系统的频率锁定。然而常规反馈锁定系统存在结构较复杂、体积较庞大、成本较高等缺点,我们通过利用FPGA(Field Programmable Gate Array)代替信号发生器、锁相放大器、PID(Proportional-Integral-Derivative)放大器、示波器等分立设备来实现激光频率的锁定,对常规的反馈锁定系统进行简化和升级;基于Red Pitaya的FPGA板卡,利用射频位相调制边带PDH技术以及电子学边带技术对基频光进行锁定,并对射频位相调制边带PDH技术和无调制HC技术对四镜环形倍频腔的锁频效果进行了比较。FPGA的应用,在实验操作中不仅能够显著地降低成本、简化实验系统,并且充分节约使用空间,带来极大便利,有着较高的集成度、高度的灵活性、良好的稳定性。 展开更多
关键词 现场可编程门阵列(fpga) 319nm单频紫外激光 PDH锁定 电子学边带锁定 HC锁定
原文传递
基于FPGA环形振荡电路的温度测量优化
17
作者 朱忠峻 胡定华 +1 位作者 李强 周凯航 《电子测量与仪器学报》 北大核心 2025年第3期102-114,共13页
环形振荡电路作为一种基于现场可编程门阵列(FPGA)的温度传感器,因其结构简单、成本低廉且易于集成的优势,在温度检测领域得到了广泛应用。然而,环形振荡电路的测温精度易受多种因素的影响,包括非门个数、非门布局、振荡频率、采样时长... 环形振荡电路作为一种基于现场可编程门阵列(FPGA)的温度传感器,因其结构简单、成本低廉且易于集成的优势,在温度检测领域得到了广泛应用。然而,环形振荡电路的测温精度易受多种因素的影响,包括非门个数、非门布局、振荡频率、采样时长、采样间隔以及冷却时间等设计和操作参数。因此,如何优化这些参数以提升测温精度具有重要的研究意义。基于控制变量法,系统地分析了上述关键参数对环形振荡电路测温性能的影响。首先,通过实验研究不同非门个数对振荡频率与测温误差的影响,发现非门个数的增加会降低振荡频率;进一步实验表明,将非门个数优化设置为40~48,可获得最佳的测温精度和分辨率。此外,对非门布局进行了深入分析,发现同可编程逻辑块(CLB)下左右Slice互连的延迟远大于跨CLB的互连延迟,通过布局优化选用特定的布局可以有效增加延迟,进而优化测温精度。通过对比采样时长、采样间隔及冷却时间等参数组合,提出了最优的系统参数配置。在最佳参数组合下的实验验证显示,温度误差最低可减少0.5℃,在25℃~85℃环境下相较于对比参数组合,平均温度误差从2.0℃下降到了1.2℃,降低了0.7℃,且在65℃以上的环境下,温度误差能够稳定控制在±1℃以内。最终结果证明,提出的参数优化方法显著提升了环形振荡电路的测温精度,为FPGA温度传感器的设计和应用提供了有力支持。 展开更多
关键词 温度传感器 环形振荡电路 传感器阵列 现场可编程门阵列(fpga)
原文传递
基于FPGA的中子多重性移位寄存器设计与验证
18
作者 胡文兴 张焱 +4 位作者 张浩然 李明玉 孟祥厅 刘翅 王仁波 《核电子学与探测技术》 北大核心 2025年第3期325-333,共9页
中子多重性计数是一种重要的核材料非破坏性分析方法,通过多重性移位寄存器对中子多重性计数器获取的脉冲时间序列进行统计,实现对铀钚等核材料的准确测量。为了实现多重性移位寄存器的自主设计研发,本文基于现场可编程门阵列(FPGA)开... 中子多重性计数是一种重要的核材料非破坏性分析方法,通过多重性移位寄存器对中子多重性计数器获取的脉冲时间序列进行统计,实现对铀钚等核材料的准确测量。为了实现多重性移位寄存器的自主设计研发,本文基于现场可编程门阵列(FPGA)开发了一款多重性移位寄存器原理样机,并采用模拟脉冲时间序列的方法实现无源验证。结果表明,样机得到的多重计数率与模拟结果的相对偏差小于5%。本文设计的多重性移位寄存器对国产化中子多重性测量装置的研究具有重要的现实意义。 展开更多
关键词 中子多重性计数 非破坏性分析 多重性移位寄存器 fpga
在线阅读 下载PDF
基于FPGA的视频数字识别系统
19
作者 田晨雨 李锦屏 +2 位作者 李雨忻 李刘杰 程传同 《云南大学学报(自然科学版)》 北大核心 2025年第2期266-273,共8页
构建了一种基于现场可编程门阵列(field programmable gate array,FPGA)和CMOS图像传感器OV7725的视频数字识别系统.该系统包括人工光感受器、数字电位器阵列相关电路和视频图形阵列(video graphic array, VGA)显示器.由FPGA和CMOS图像... 构建了一种基于现场可编程门阵列(field programmable gate array,FPGA)和CMOS图像传感器OV7725的视频数字识别系统.该系统包括人工光感受器、数字电位器阵列相关电路和视频图形阵列(video graphic array, VGA)显示器.由FPGA和CMOS图像传感器OV7725组成的人工光感受器将视频数字输入并进行图像处理,利用数字电位器阵列相关电路进行数字的训练与识别,可通过VGA显示器和FPGA上的数码管进行数字显示.系统采用QuartusⅡ18.1软件平台,通过Verilog HDL语言进行程序编写并进行时序分析验证.该系统能识别0到9的视频数字,取得了良好的效果,从而实现了基于FPGA的视频数字识别系统. 展开更多
关键词 现场可编程门阵列(fpga) 视频数字识别 图像处理 Verilog HDL 视频图形阵列(VGA)
在线阅读 下载PDF
基于FPGA的集成电路测试方法研究
20
作者 李华 曹晓斌 《通信电源技术》 2025年第4期34-36,共3页
为提升集成电路测试的覆盖率和精度,提出基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的集成电路测试方法。首先介绍FPGA的结构与优势,其次详细描述基于FPGA的测试系统的硬件和软件架构,最后系统化地阐述集成电路测试流程... 为提升集成电路测试的覆盖率和精度,提出基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的集成电路测试方法。首先介绍FPGA的结构与优势,其次详细描述基于FPGA的测试系统的硬件和软件架构,最后系统化地阐述集成电路测试流程,包括被测器件(Device Under Test,DUT)与FPGA的连接、测试向量生成、测试执行过程以及测试结果的分析与验证。测试结果表明,设计方法可以高效执行功能测试和故障检测,提升了测试的精度和覆盖率,适用于大规模集成电路的验证。 展开更多
关键词 现场可编程门阵列(fpga) 集成电路 测试方法
在线阅读 下载PDF
上一页 1 2 110 下一页 到第
使用帮助 返回顶部