期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到108篇文章
< 1 2 … 6 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于CPU-FPGA的SoC实验系统设计
1
作者 王丽杰 钱俊宏 +4 位作者 何俊峰 王蕊 贺媛 刘凤敏 张彤 《吉林大学学报(信息科学版)》 2025年第3期518-523,共6页
针对现有微电子与集成电路专业课程大多以理论为主,缺少仿真实验,FPGA(Field Progra mmable Gate Array)实操类实验项目严重不足的问题,设计了一套基于CPU(Central Processing Unit)-FPGA的SoC(System on Chip)实验系统。利用ModelSim... 针对现有微电子与集成电路专业课程大多以理论为主,缺少仿真实验,FPGA(Field Progra mmable Gate Array)实操类实验项目严重不足的问题,设计了一套基于CPU(Central Processing Unit)-FPGA的SoC(System on Chip)实验系统。利用ModelSim等仿真工具,以FPGA为开发平台实现CPU系统功能。以RISC-V(Reduced Instruction Set Computer)精简指令集为该CPU的指令集,以模块化为设计思想,从微处理器的局部到总体设计5级流水线CPU。系统融合了软硬件开发,能激发学生的学习兴趣。搭建的实验平台逐步实现CPU的配置与指令集至整个CPU的架构、编程、仿真、下载与调试,使学生对FPGA实现集成电路系统设计有深入理解,有助于专业理论课程的学习。通过将OBE(Outcomes-Based Education)教学理论应用于集成电路EDA(Electronic Design Automation)课程的仿真实验结果表明,这种设计方法与内容适用于产学研相结合,并能提高学生创新创业能力。 展开更多
关键词 中央处理器 现场可编程门阵列 实验系统 流水线技术
在线阅读 下载PDF
基于FPGA的8位RISC-CPU设计
2
作者 骆文蕾 《计算机应用文摘》 2025年第20期121-123,共3页
基于现场可编程门阵列(FPGA)技术及硬件描述语言Verilog HDL,采用自顶向下的设计方法和模块化设计思想,在Quartus II集成环境中实现了CPU的定制设计、功能仿真、下载验证与系统测试.文章使用Verilog HDL语言完成了运算器(ALU)模块、控... 基于现场可编程门阵列(FPGA)技术及硬件描述语言Verilog HDL,采用自顶向下的设计方法和模块化设计思想,在Quartus II集成环境中实现了CPU的定制设计、功能仿真、下载验证与系统测试.文章使用Verilog HDL语言完成了运算器(ALU)模块、控制器模块以及RAM/ROM模块的设计,系统阐述了基于FPGA的CPU设计方法,并通过开发平台进行了全面验证,成功实现了CPU的基本功能测试.结果表明,该方法可实现CPU核心及大规模集成电路的灵活定制,具备良好的可重构性、可靠性及可扩展性,能够适应多样化的实际应用需求. 展开更多
关键词 fpga QuartusⅡ cpu设计
在线阅读 下载PDF
一种基于FPGA的CPU设计 被引量：9
3
作者 王本有 苏守宝 汪德如 《计算机技术与发展》 2008年第6期221-224,共4页
基于现场可编程(FPGA)技术和硬件描述语言VHDL的设计和综合,通过自顶向下的设计方法和模块化设计思想,在QuartusⅡ环境下能定制、仿真、下载验证和实现CPU功能。通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块,介绍了基于F... 基于现场可编程(FPGA)技术和硬件描述语言VHDL的设计和综合,通过自顶向下的设计方法和模块化设计思想,在QuartusⅡ环境下能定制、仿真、下载验证和实现CPU功能。通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块,介绍了基于FPGA的CPU设计方法,并通过初始化程序进行验证,实现了基于FPGA的CPU功能,表明基于FPGA技术在设计CPU核和大规模集成电路设计方面可根据实际情况定制,具有灵活性、可靠性和可扩展性。 展开更多
关键词 fpga cpu QuartusⅡ 仿真 宏模块
在线阅读 下载PDF
uC/OS-Ⅱ内核在基于FPGA的CPU上的移植 被引量：2
4
作者 李山山 李耀锵 +1 位作者 刘敬晗 汤志忠 《实验技术与管理》 CAS 北大核心 2010年第4期87-90,共4页
介绍了基于FPGA（field programmable gate arry）的CPU MiniArm的指令系统、体系结构以及具体实现方法,讨论了将uC/OS-Ⅱ内核移植到MiniArm平台的关键技术,并详细描述了移植的具体实现过程,介绍了移植测试的方法并分析了测试结果,最后... 介绍了基于FPGA（field programmable gate arry）的CPU MiniArm的指令系统、体系结构以及具体实现方法,讨论了将uC/OS-Ⅱ内核移植到MiniArm平台的关键技术,并详细描述了移植的具体实现过程,介绍了移植测试的方法并分析了测试结果,最后总结了移植操作系统到基于FPGA的CPU上的一般方法。 展开更多
关键词 fpga cpu uC/OS-Ⅱ 移植
在线阅读 下载PDF
基于FPGA的开放式教学CPU的设计与测试系统 被引量：15
5
作者 李山山 汤志忠 周继群 《计算机工程与应用》 CSCD 北大核心 2005年第14期98-100,198,共4页
设计并实现了一个CPU设计与测试实验装置,适合于计算机原理和系统结构课程的综合实验。该实验装置采用EDA工具在FPGA上实现了CPU设计,应用M CU和上位机软件对所设计的CPU进行了监控和调试,保证了CPU在实验系统上能够运行起来。
关键词 cpu设计与测试 fpga 计算机原理 系统结构 单片机
在线阅读 下载PDF
基于FPGA的RISC CPU设计 被引量：4
6
作者 龙惠民 吴静 《兵工自动化》 2006年第12期86-87,92,共3页
基于FPGA的RISC CPU系统,以RISC CPU为核心,FPGA为目标芯片,RISC CPU与存储器使用WISHBONE总线接口。采用高速缓存、主存和虚拟存储器三级层次体系,以哈佛结构满足同时钟周期内同时处理取指令和读写数据的请求。其Cache系统含标志寄存... 基于FPGA的RISC CPU系统,以RISC CPU为核心,FPGA为目标芯片,RISC CPU与存储器使用WISHBONE总线接口。采用高速缓存、主存和虚拟存储器三级层次体系,以哈佛结构满足同时钟周期内同时处理取指令和读写数据的请求。其Cache系统含标志寄存器、数据寄存器和状态机。当CPU读取Cache的数据时,先将物理地址的最高位与标志存储器中对应地址标签比较。判断是否将数据总线直接传送给CPU。 展开更多
关键词 RISC cpu fpga 三级层次存储体系 WISHBOEN接口
在线阅读 下载PDF
FPGA架构的8位CISC CPU设计 被引量：4
7
作者 王培麟 《煤炭技术》 CAS 北大核心 2010年第10期212-214,共3页
FPGA/CPLD芯片的发展,使电子系统的设计迈进了SOPC时代。设计面向应用的专用CPU核,对于降低成本和拥有独立知识产权意义重大。本文详细介绍了一种利用硬件描述语言VHDL和EDA技术构建8位CISCCPU的设计原理与实现过程。在控制器的设计中... FPGA/CPLD芯片的发展,使电子系统的设计迈进了SOPC时代。设计面向应用的专用CPU核,对于降低成本和拥有独立知识产权意义重大。本文详细介绍了一种利用硬件描述语言VHDL和EDA技术构建8位CISCCPU的设计原理与实现过程。在控制器的设计中采用了一种基于微程序控制器的方法,以实现指令的相关操作。 展开更多
关键词 fpga cpu CISC 微程序控制器
原文传递
基于FPGA的嵌入式CPU的VHDL建模和设计 被引量：7
8
作者 周荣 《浙江工业大学学报》 CAS 2006年第5期550-553,588,共5页
目前,基于FPGA的嵌入式CPU核的设计已成为SOC设计的重要部分.提出一种嵌入式CPU核的VHDL行为建模方法,与传统的基于电路结构建模的CPU核的设计方法不同,新的VHDL建摸方法是基于指令对数据流流通控制行为的描述.使用这种方法可以快速建... 目前,基于FPGA的嵌入式CPU核的设计已成为SOC设计的重要部分.提出一种嵌入式CPU核的VHDL行为建模方法,与传统的基于电路结构建模的CPU核的设计方法不同,新的VHDL建摸方法是基于指令对数据流流通控制行为的描述.使用这种方法可以快速建创建兼容已有指令集的CPU核的VHDL模型,易于修改,提高设计效率.同时介绍了兼容8051单片机指令的CPU的VHDL设计例子,并给出使用ISE7.1工具在Xilinx的Sparten 3器件上进行综合实现CPU核设计的结果和使用Modesim6.0工具进行指令操作仿真的结果.仿真的结果显示该建模方法是可行的,设计的CPU核可以运行在125 MHz时钟工作频率,指令执行速度超过40 MIPS. 展开更多
关键词 fpga 嵌入式cpu VHDL 指令 仿真
在线阅读 下载PDF
基于FPGA的八位RISC CPU的设计 被引量：11
9
作者 张杰 《微计算机信息》 北大核心 2006年第12Z期155-157,共3页
从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想,利用Xilinx公司的SpartanII系列FPGA,设计实现了八位CPU软核。在FPGA内部不仅实现了CPU必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集,而且针对... 从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想,利用Xilinx公司的SpartanII系列FPGA,设计实现了八位CPU软核。在FPGA内部不仅实现了CPU必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集,而且针对FPGA内部的结构特点对设计进行了地址和数据的优化。 展开更多
关键词 VERILOG RISC cpu fpga
在线阅读 下载PDF
基于FPGA的8085A CPU结构分析与实现 被引量：1
10
作者 胡远望 叶品菊 陈必群 《微处理机》 2010年第2期32-35,共4页
介绍了基于Altera公司EPF10K20TC144的FPGA的8085A CPU结构分析和实现。用FPGA来实现CPU的功能,研究其工作原理,对于真正理解CSIC CPU工作原理有极大帮助,有利于做成专用集成电路ASIC,开发出一个适合自己的专用CPU,开发出创新型的产品,... 介绍了基于Altera公司EPF10K20TC144的FPGA的8085A CPU结构分析和实现。用FPGA来实现CPU的功能,研究其工作原理,对于真正理解CSIC CPU工作原理有极大帮助,有利于做成专用集成电路ASIC,开发出一个适合自己的专用CPU,开发出创新型的产品,也有利于教学。描述了FPGA芯片及外围电路、CPU的内部结构、指令系统、CPU工作原理、FPGA实现及编程思路等,着重阐述了CPU的内部结构、算术逻辑部件模块及控制模块的工作原理。状态数的减少提高了执行速度。最后给出编程思路及编译结果,实验验证了设计的正确性。 展开更多
关键词 现场可编程门阵列 中央处理器 指令
在线阅读 下载PDF
FPGA与CPU高速接口的实现 被引量：9
11
作者 胡亚平 《国外电子测量技术》 2013年第4期66-68,共3页
针对测量仪器中超大规模FPGA内部的控制参数和测量参数的急增,以及测量的实时性要求,解决FPGA与CPU间数据的高速高效传递问题。利用FPGA内部双口RAM(DPRAM)进行中转的控制参数和测量参数汇总电路的间接存取方法,克服了FPGA与CPU间高速... 针对测量仪器中超大规模FPGA内部的控制参数和测量参数的急增,以及测量的实时性要求,解决FPGA与CPU间数据的高速高效传递问题。利用FPGA内部双口RAM(DPRAM)进行中转的控制参数和测量参数汇总电路的间接存取方法,克服了FPGA与CPU间高速接口由于延时难以控制而牺牲传输效率的直接存取方法,为FPGA与CPU间高速数据交换提供了一个很好的解决方案。非常适合FPGA内部控制参数和测量参数多的设计。 展开更多
关键词 cpu高速接口 fpga 间接存取 参数汇总
在线阅读 下载PDF
基于FPGA的单周期CPU设计与实现 被引量：1
12
作者 杨杨 《电脑编程技巧与维护》 2011年第22期25-28,共4页
选择XINLINX公司的FPGA芯片,采用ISE9.1i开发工具,介绍了单周期CPU编译程序与仿真功能。
关键词 VERILOG HDL fpga 单周期cpu
在线阅读 下载PDF
基于FPGA的16位CPU设计
13
作者 马军爽 《山东工业技术》 2013年第14期237-237,242,共2页
本文研究了常见处理器的结构和功能,将CPU的核心功能集成到FPGA上,采用VHDL作为硬件描述语言完成了一种拥有双运算核心的4级流水线架构的16位RISC处理器设计。采用FPGA技术设计的处理器精度高,速度快,为高性能的CPU设计提供了研究价值。
关键词 cpu fpga 双运算核心
在线阅读 下载PDF
基于FPGA的CPU多MII通信接口实现 被引量：1
14
作者 郁专 王兵 武杰 《核电子学与探测技术》 CAS CSCD 北大核心 2010年第2期243-246,共4页
为实现嵌入式CPU和两路数据采集系统之间的长距离高速通信,利用FPGA将嵌入式CPU的MII(介质无关接口)扩展成两个40Mbps的非标准数据率MII,FPGA通过这两个MII和长距离以太网收发器通信,接收和汇聚来自220米以外的数据采集系统的数据,数据... 为实现嵌入式CPU和两路数据采集系统之间的长距离高速通信,利用FPGA将嵌入式CPU的MII(介质无关接口)扩展成两个40Mbps的非标准数据率MII,FPGA通过这两个MII和长距离以太网收发器通信,接收和汇聚来自220米以外的数据采集系统的数据,数据采集系统的最高数据率为24Mbps,这些数据最后通过嵌入式CPU的MII发送给CPU。全部逻辑设计在Xilinx的XC3S100E上实现,通过基于S3C4510B的测试平台测试验证其正确性,在实际使用中效果良好。 展开更多
关键词 fpga 嵌入式cpu MII 长距离以太网
在线阅读 下载PDF
CPU控制的数字锁相环频率合成系统的FPGA实现 被引量：4
15
作者 朱传征 赵雅兴 《半导体技术》 CAS CSCD 北大核心 2003年第7期27-30,34,共5页
介绍了一种CPU控制的数字锁相环频率合成系统的FPGA实现方案,深入探讨了设计原理及过程,并给出了详细的仿真波形。
关键词 cpu 数字锁相环 频率合成系统 fpga 设计原理
在线阅读 下载PDF
16位CISC CPU的FPGA设计 被引量：1
16
作者 许笛 刘昌华 +1 位作者 安轲 冯平跃 《计算机与数字工程》 2011年第5期167-170,共4页
介绍了一种基于FPGA技术的16位CISC的微处理器系统的设计。该系统采用VHDL语言自顶向下的设计方法,可以完成算术和逻辑运算、数据内部传输、数据位操作、逻辑判断与跳转、数据输入输出共5大类,32条指令。在QuartusⅡ9.0中仿真成功,结果... 介绍了一种基于FPGA技术的16位CISC的微处理器系统的设计。该系统采用VHDL语言自顶向下的设计方法,可以完成算术和逻辑运算、数据内部传输、数据位操作、逻辑判断与跳转、数据输入输出共5大类,32条指令。在QuartusⅡ9.0中仿真成功,结果表明该CPU可以准确地完成各种指令组成的程序。 展开更多
关键词 fpga CISC cpu VHDL
在线阅读 下载PDF
基于同步原则的FPGA-CPU设计 被引量：1
17
作者 苏晓东 杨英华 《微计算机信息》 北大核心 2008年第11期184-185,242,共3页
FPGA是一种可完成复杂逻辑功能的通用可编程器件,因其丰富的触发器资源、可重配置能力及低开发风险而广受欢迎。该文以Altera公司的Cyclone FPGA为目标器件,通过对原有CPU模型进行改进,讨论数字系统设计中的常见问题与满足同步原则的解... FPGA是一种可完成复杂逻辑功能的通用可编程器件,因其丰富的触发器资源、可重配置能力及低开发风险而广受欢迎。该文以Altera公司的Cyclone FPGA为目标器件,通过对原有CPU模型进行改进,讨论数字系统设计中的常见问题与满足同步原则的解决方案。 展开更多
关键词 cpu fpga 数字系统 同步原则
在线阅读 下载PDF
基于FPGA的五级流水线CPU 被引量：1
18
作者 王绍坤 《计算机系统应用》 2015年第3期18-23,共6页
基于FPGA平台设计并实现了一种五级流水线CPU.它参考MIPS机将指令的执行过程进行抽象,把指令分成取值、译码、执行、访存、写回五级流水处理.首先设计系统级的结构,决定CPU的结构和指令系统.其次对整体结构进行分解,确定模块与模块之间... 基于FPGA平台设计并实现了一种五级流水线CPU.它参考MIPS机将指令的执行过程进行抽象,把指令分成取值、译码、执行、访存、写回五级流水处理.首先设计系统级的结构,决定CPU的结构和指令系统.其次对整体结构进行分解,确定模块与模块之间的信号连接,采用VHDL实现CPU.最后通过Debug-controller调试软件对五级流水线CPU进行调试.结果表明了所设计的流水线CPU的有效性. 展开更多
关键词 VHDL fpga 流水线cpu
在线阅读 下载PDF
基于FPGA的8位CPU设计 被引量：1
19
作者 马彦勤 马辉 《中原工学院学报》 CAS 2014年第4期75-78,共4页
基于FPGA和电子设计自动化技术,设计了一个8位CPU,其功能模块包括取指功能部件、指令译码功能部件、指令执行功能部件、时序信号处理功能部件等。利用VHDL语言完成各功能部件的设计和仿真验证,在顶层文件建立各模块的连接。仿真结果表明... 基于FPGA和电子设计自动化技术,设计了一个8位CPU,其功能模块包括取指功能部件、指令译码功能部件、指令执行功能部件、时序信号处理功能部件等。利用VHDL语言完成各功能部件的设计和仿真验证,在顶层文件建立各模块的连接。仿真结果表明,其功能达到了设计要求。 展开更多
关键词 fpga cpu VHDL语言
在线阅读 下载PDF
基于FPGA和CPU综合控制星上时间管理系统设计 被引量：2
20
作者 王德波 《电子测量技术》 2020年第10期24-29,共6页
时间管理系统作为卫星中的重要组成部分,完成整星的时间管理功能。当前常见的设计方式是单一使用CPU利用软件进行管理实现,该方法具有节省硬件开销的优点,但也有因需占用CPU资源,易造成CPU资源紧张的缺点,同时由于其他任务的存在,易造... 时间管理系统作为卫星中的重要组成部分,完成整星的时间管理功能。当前常见的设计方式是单一使用CPU利用软件进行管理实现,该方法具有节省硬件开销的优点,但也有因需占用CPU资源,易造成CPU资源紧张的缺点,同时由于其他任务的存在,易造成时间管理系统的响应时间受到CPU其他任务的影响而导致精度不高的缺点。基于上述分析,提出了一种基于现场可编程门阵列(FPGA)和CPU综合控制的主动与被动相结合管理方法。以FPGA作为时间管理机制实现的具体载体,CPU对时间管理系统采用的机制进行管理;充分利用了FPGA的设计效率和CPU的控制灵活性,具有很高的可靠性,集成度,灵活性和适应性。目前该方法已应用于多个航天任务,实践证明,系统性能良好,在轨工作状态稳定,具有较高的可靠性。 展开更多
关键词 卫星 时间管理 现场可编程门阵列(fpga) cpu
原文传递
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 6 下一页 到第 页
使用帮助 返回顶部