期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
台积电技术优势之一在于FoWLP封装
1
《电子工业专用设备》 2016年第7期50-50,共1页
据韩媒报导,苹果(Apple)决定将iPhone 7行动应用处理器(AP)A10交由台积电代工,关键在于台积电拥有后段制程竞争力。台积电具备扇出型晶圆级封装(Fan-out WLP;FoWLP)技术,将其称为整合型扇型封装(Intgrated Fan Out;InFO)。FoWL... 据韩媒报导,苹果(Apple)决定将iPhone 7行动应用处理器(AP)A10交由台积电代工,关键在于台积电拥有后段制程竞争力。台积电具备扇出型晶圆级封装(Fan-out WLP;FoWLP)技术,将其称为整合型扇型封装(Intgrated Fan Out;InFO)。FoWLP封装在技术上最大特点是无需使用印刷电路板(PCB),加上I/O Port能弹性扩充、封装面积较小等优点,能大幅降低生产成本,且性能更佳提升。 展开更多
关键词 印刷电路板 晶圆级封装 应用处理器 封装面积 整合型 fowlp 摩尔定律 APPLE 技术优势 扇出
在线阅读 下载PDF
电-热-力耦合下扇出型晶圆级封装RDL导电层热-力可靠性分析
2
作者 武瑞康 臧柯 +2 位作者 范超 王蒙军 吴建飞 《半导体技术》 北大核心 2025年第9期955-964,共10页
为研究导电层对重分布层(RDL)可靠性的影响,基于电-热-力多物理场耦合建立扇出型晶圆级封装(FOWLP)互连结构多尺度三维模型。采用有限元分析法研究了导电层材料、厚度及过渡角度对RDL温度场和应力场分布的影响。研究结果显示,在RDL热-... 为研究导电层对重分布层(RDL)可靠性的影响,基于电-热-力多物理场耦合建立扇出型晶圆级封装(FOWLP)互连结构多尺度三维模型。采用有限元分析法研究了导电层材料、厚度及过渡角度对RDL温度场和应力场分布的影响。研究结果显示,在RDL热-力分布中,导电层起主导作用。与材料和厚度相比,导电层结构的过渡角度对RDL可靠性的影响相对较小。过渡角度在130°~160°范围内时,温度与应力极值波动小于1%;0.8~15 GHz频段内,RDL的温度与应力极值会随频率升高而递增且上升速率逐渐减缓。正交试验结果表明,导电层材料对温度和应力极值的影响最为显著。经优化后,导电层最佳参数为:银材料,厚度10μm,过渡角度140°。该研究成果可为先进封装领域中RDL的结构设计与优化提供参考。 展开更多
关键词 扇出型晶圆级封装(fowlp) 导电层 重分布层(RDL) 多物理场 正交试验
原文传递
扇出型晶圆级封装翘曲控制的研究进展
3
作者 张需 张志模 +1 位作者 李奇哲 王刚 《半导体技术》 北大核心 2025年第7期666-675,共10页
扇出型晶圆级封装(FOWLP)凭借其体积小、I/O端口密度高、成本低等优势受到科研人员的广泛关注与研究,但晶圆在封装过程中的翘曲却严重影响了产品良率与可靠性。从材料改进创新、工艺流程优化、设计结构改进、仿真精确化四个角度,系统综... 扇出型晶圆级封装(FOWLP)凭借其体积小、I/O端口密度高、成本低等优势受到科研人员的广泛关注与研究,但晶圆在封装过程中的翘曲却严重影响了产品良率与可靠性。从材料改进创新、工艺流程优化、设计结构改进、仿真精确化四个角度,系统综述了现有FOWLP翘曲的优化方法,分析了各方法的优势与不足,并总结了其发展趋势。研究结果表明,低热膨胀系数(CTE)和高模量材料开发以及工艺流程优化对改善FOWLP翘曲具有关键作用,可为后续研究提供重要参考。 展开更多
关键词 扇出型晶圆级封装(fowlp) 翘曲 重构晶圆 环氧塑封料(EMC) 有限元分析(FEA)
原文传递
扇出型晶圆级封装可靠性问题与思考 被引量:5
4
作者 范懿锋 董礼 +2 位作者 张延伟 王智彬 孟猛 《电子元件与材料》 CAS 北大核心 2023年第5期505-513,520,共10页
半导体先进制程工艺逐步趋于极限,继续沿摩尔定律发展的脚步放缓,而扇出型晶圆级封装(Fan-out Wafer Level Packaging,FOWLP)通过晶圆重构的方式突破了传统扇入封装的I/O引出端的数量限制,并利用多层再布线(Redistribution Layer,RDL)... 半导体先进制程工艺逐步趋于极限,继续沿摩尔定律发展的脚步放缓,而扇出型晶圆级封装(Fan-out Wafer Level Packaging,FOWLP)通过晶圆重构的方式突破了传统扇入封装的I/O引出端的数量限制,并利用多层再布线(Redistribution Layer,RDL)等技术,缩小引脚间距,减薄封装厚度,降低高频信号传输损耗,从而进一步提升芯片集成度。近年来已在消费电子、高性能计算等领域逐渐发展成为具有代表性的先进封装技术,是接续摩尔定律的关键技术。但FOWLP的可靠性问题随着其结构精密和生产流程复杂而日益突出。结合FOWLP近期技术发展和应用的现状,总结了发展趋势;从FOWLP结构的工艺缺陷和失效模式出发,阐述了FOWLP的工艺流程和重点工艺环节;根据不同失效类型,系统归纳了引发失效的物理效应和物理模型;最后,介绍了提升FOWLP结构可靠性的工艺调整和优化设计方法。 展开更多
关键词 扇出型晶圆级封装 先进封装 综述 可靠性 失效物理
在线阅读 下载PDF
解决高级半导体封装应用难题的临时接合技术发展 被引量:4
5
作者 Ramachandran K.Trichur Tony D.Flaim 《电子工业专用设备》 2018年第1期29-35,共7页
薄晶圆处理(TWH)技术的应用在逐渐增长和多样化,该技术将设备基材临时接合到支撑载体上。TWH技术广泛用于高级半导体封装的应用中,例如用于制造具有TSV、3D-IC和扇出型晶圆级封装的2.5-D中介层。临时接合技术已得到成功运用,可以在这些... 薄晶圆处理(TWH)技术的应用在逐渐增长和多样化,该技术将设备基材临时接合到支撑载体上。TWH技术广泛用于高级半导体封装的应用中,例如用于制造具有TSV、3D-IC和扇出型晶圆级封装的2.5-D中介层。临时接合技术已得到成功运用,可以在这些高级封装形式的制造过程中,对常见的所有背面加工中的薄基材进行处理。在解决每项应用中独特难题的过程中,引入了多代的粘合剂接合材料和新的接合与分离(剥离)技术。回顾了TWH技术的发展,并对加工的要求和复杂性(可对选择的接合材料与剥离方法进行界定)进行说明。 展开更多
关键词 薄晶圆处理 临时接合 剥离 高级封装 扇出型晶圆级封装 中介层 硅通孔
在线阅读 下载PDF
嵌入TMV转接板的扇出型三维封装集成技术研究
6
作者 尹宇航 朱媛 +2 位作者 夏晨辉 王刚 王成迁 《微纳电子与智能制造》 2023年第2期36-41,共6页
本文研究了一种嵌入TMV转接板的晶圆级扇出型封装技术,并成功应用于三维封装集成中。该技术首先通过热机械仿真对重构晶圆的翘曲及封装体的应力分布情况进行模拟;之后通过机械打孔、电镀等工艺制备尺寸、阵列数量均可定制化设计的独立TM... 本文研究了一种嵌入TMV转接板的晶圆级扇出型封装技术,并成功应用于三维封装集成中。该技术首先通过热机械仿真对重构晶圆的翘曲及封装体的应力分布情况进行模拟;之后通过机械打孔、电镀等工艺制备尺寸、阵列数量均可定制化设计的独立TMV转接板。将TMV转接板与芯片通过晶圆级封装中的塑封、减薄、再布线、BGA植球等工艺制备具有双面再布线的封装体;然后通过倒装回流焊工艺将不同封装体的焊球与焊盘互相连接构筑三维集成封装体,以进一步拓展在三维集成中的应用,SEM图像和通断测试结果说明上述封装体具备良好的互连特性;最后对三维集成封装体进行了可靠性测试,优良的电性能结果表明封装体具备高可靠性。三维集成封装工艺的开发和可靠性试验表明嵌入TMV转接板的三维封装集成工艺稳定可靠,为三维集成提供了新的解决方案。 展开更多
关键词 TMV转接板 晶圆级扇出型封装 垂直互连 三维封装集成 可靠性
在线阅读 下载PDF
Surface Modification of Di-electric Material Using Photo Pretreatment for Fan-Out Wafer Level Package
7
作者 Jong-Young Park Young-Jae Kim +1 位作者 Joo-Hyong Noh Hideo Honma 《材料科学与工程(中英文B版)》 2018年第1期28-35,共8页
关键词 表面修正 材料 绝缘 包裹 晶片 相片 聚氯联苯
在线阅读 下载PDF
A high-efficiency transformer-in-package isolated DC-DC converter using glass-based fan-out wafer-level packaging 被引量:2
8
作者 Lin Cheng Zuohuan Chen +1 位作者 Daquan Yu Dongfang Pan 《Fundamental Research》 CSCD 2024年第6期1407-1414,共8页
A transformer-in-package(TiP)isolated direct current-direct current(DC-DC)converter using glass-based fan-out wafer-level packaging(FOWLP)is proposed.By using 3-layer redistribution layers(RDLs),both the transformer a... A transformer-in-package(TiP)isolated direct current-direct current(DC-DC)converter using glass-based fan-out wafer-level packaging(FOWLP)is proposed.By using 3-layer redistribution layers(RDLs),both the transformer and interconnections are built without an additional transformer chip,and the converter only has 2 dies:a transmitter(TX)chip and a receiver(RX)chip.The proposed solution results in a significant reduction in the cost and makes major improvements in the form factor and power density.Moreover,the transformer built by the RDLs achieves a high quality factor(Q)and high coupling factor(k),and the efficiency of the converter is thus improved.The TX and RX chips were implemented in a 0.18μm Biopolar CMOS DMOS(BCD)process and embedded in a compact package with a size of 5 mm×5 mm.With an output capacitance of 10μF,the converter achieves a peak efficiency of 46.5%at 0.3 W output power and a maximum delivery power of 1.25 W,achieving a maximum power density of 50 mW/mm2. 展开更多
关键词 Isolated DC-DC converter Transmitter(TX) Receiver(RX) TRANSFORMER Fan-out wafer level packaging(fowlp) Power density Efficiency
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部