期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1,125篇文章
< 1 2 … 57 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
片上网络FIFOs的内建自测试方法研究 被引量：22
1
作者 赵建武 师奕兵 王志刚 《仪器仪表学报》 EI CAS CSCD 北大核心 2009年第8期1768-1772,共5页
片上网络是对微系统芯片的传统片上互连结构的统一和发展,一种新的集成电路设计技术只有在它的测试技术发展完善后才能被广泛使用。首先建立了片上网络路由器FIFOs的功能模型,在此基础上,提出了一种基于可测性设计技术并且具有线性计算... 片上网络是对微系统芯片的传统片上互连结构的统一和发展,一种新的集成电路设计技术只有在它的测试技术发展完善后才能被广泛使用。首先建立了片上网络路由器FIFOs的功能模型,在此基础上,提出了一种基于可测性设计技术并且具有线性计算复杂度O(n)的FIFOs测试算法,论述了一种新颖的复用片上网络、共享内建自测试(BIST)结构对片上网络路由器FIFOs并行测试的方法。实验数据分析表明这种测试方法具有较高的故障覆盖率、较小的测试时间和片上资源开销。 展开更多
关键词 微系统芯片 片上网络 fifos 内建自测试 可测性设计
在线阅读 下载PDF
可编程调度器研究综述
2
作者 赵娅竹 郭泽华 +1 位作者 窦松石 符晓阳 《电子与信息学报》 北大核心 2026年第2期459-470,共12页
近年来,可编程调度器受到学术界与工业界的广泛关注,为提升网络服务质量提供了新的机会。针对实际应用中对低时延和低抖动的需求,可编程调度器通过采用先进先出(FIFO)或推入先出(PIFO)等设计,大幅提升了调度的准确性和可编程性,确保数... 近年来,可编程调度器受到学术界与工业界的广泛关注,为提升网络服务质量提供了新的机会。针对实际应用中对低时延和低抖动的需求,可编程调度器通过采用先进先出(FIFO)或推入先出(PIFO)等设计,大幅提升了调度的准确性和可编程性,确保数据包按预定时间精准发送,从而优化了网络性能。该文对提升调度准确性和可编程性的可编程调度器研究进展进行了综述。首先,阐明了调度器在数据包调度流程中的作用和意义。随后,基于国内外相关文献,介绍了当前主流的可编程调度器设计方案。最后,总结了现有研究成果的提升空间,并展望了未来的发展方向和研究前景。 展开更多
关键词 可编程调度器 FIFO PIFO
在线阅读 下载PDF
一种基于链式FIFO的雷达目标检测FPGA实现方法
3
作者 杭心齐 郭大路 +1 位作者 乔灵博 宫辉 《太赫兹科学与电子信息学报》 2025年第3期231-239,共9页
现有毫米波雷达目标检测主要基于串行处理平台实现,对大尺寸雷达图像处理的速度存在一定瓶颈。本文基于现场可编程门阵列(FPGA)提出一种以链式先进先出(FIFO)缓冲器为核心,融合图像提取思路的毫米波雷达目标快速检测结构。通过链式FIFO... 现有毫米波雷达目标检测主要基于串行处理平台实现,对大尺寸雷达图像处理的速度存在一定瓶颈。本文基于现场可编程门阵列(FPGA)提出一种以链式先进先出(FIFO)缓冲器为核心,融合图像提取思路的毫米波雷达目标快速检测结构。通过链式FIFO实现多帧数据对齐与并行输出,得到窗口边缘数据;根据自定义窗参数,将边缘数据分区求和并延时缓存,可实现对窗移动前后计算结果的复用,配合流水线式处理结构提高运算效率;对相邻子图像重叠区域合理划分,从大尺寸图像中提取出多个小尺寸子图像单独处理,大幅提升雷达目标检测算法的实现速度,并显著节省片上逻辑资源。基于92~94 GHz的调频连续波(FMCW)毫米波雷达对本文目标检测FPGA实现方法进行验证,对于1000×2000的大尺寸雷达图像可实现120 ms的快速处理,且FPGA布署算法仅消耗32个18K BRAM和6461个LUT。 展开更多
关键词 目标检测 图像提取 链式FIFO 流水线
在线阅读 下载PDF
基于FPGA的UART串口技术研究 被引量：2
4
作者 尹军茹 《电脑知识与技术》 2025年第4期76-84,共9页
针对传统UART集成电路芯片设计复杂、可移植性差、成本较高等诸多缺点,文章提出一种基于DSP+FPGA架构的UART串口设计方案。该方案利用FPGA资源实现高性能、低成本的通用化UART驱动,具有高可配置性、可扩容性和良好的可移植性。文章详细... 针对传统UART集成电路芯片设计复杂、可移植性差、成本较高等诸多缺点,文章提出一种基于DSP+FPGA架构的UART串口设计方案。该方案利用FPGA资源实现高性能、低成本的通用化UART驱动,具有高可配置性、可扩容性和良好的可移植性。文章详细论述了系统架构设计、FPGA软件设计和DSP软件设计,采用差错重传机制和奇偶校验,提高了数据传输的可靠性和正确性。实验结果验证了该方案实现了可靠的全双工串口通信,并具有良好的工程实用性和复用价值。 展开更多
关键词 UART FPGA DSP FIFO 串口接收 串口发送
在线阅读 下载PDF
实时Linux中共享内存的实现 被引量：9
5
作者 厉海燕 李新明 《计算机应用》 CSCD 北大核心 2001年第11期75-76,共2页
共享内存是进程间通信最快的途径 ,文中介绍实时Linux中共享内存的实现方法 。
关键词 共享内存 fifos LINUX 操作系统 进程
在线阅读 下载PDF
某FPGA软件图像数据发送异常问题分析
6
作者 宋敏 余婷 +3 位作者 李鑫 周华 瞿小霞 乐国庆 《长江信息通信》 2025年第12期116-120,共5页
本文聚焦某卫星图像数据发送异常问题,首先对系统进行概述,梳理出系统数据流、图像数据处理数据流,然后罗列出故障树,逐一对可能出现问题的分支进行排除,对问题进行了定位和复现,改进了测试方案和测试环境,对修改后的程序回归验证,最后... 本文聚焦某卫星图像数据发送异常问题,首先对系统进行概述,梳理出系统数据流、图像数据处理数据流,然后罗列出故障树,逐一对可能出现问题的分支进行排除,对问题进行了定位和复现,改进了测试方案和测试环境,对修改后的程序回归验证,最后给出此类测试几方面的建议。 展开更多
关键词 FPGA LVDS 图像数据 FIFO复位
在线阅读 下载PDF
AGV在合成树脂车间保险杠转运中的应用
7
作者 李聪 刘晶 +5 位作者 廖端 杨磊 安金华 郭江华 曹世铭 李超 《物流技术与应用》 2025年第7期106-110,共5页
随着智能制造技术的快速发展,AGV(自动引导车)在制造业物流环节的应用日益广泛。本文以某汽车主机厂合成树脂车间为研究对象,针对保险杠从注塑下挂至涂装上挂工序的物流痛点,提出基于AGV的无人化转运方案,分析其系统设计、技术实现及效... 随着智能制造技术的快速发展,AGV(自动引导车)在制造业物流环节的应用日益广泛。本文以某汽车主机厂合成树脂车间为研究对象,针对保险杠从注塑下挂至涂装上挂工序的物流痛点,提出基于AGV的无人化转运方案,分析其系统设计、技术实现及效益。实践表明,该方案使双班人力减少6人,保险杠表面划伤不良率下降0.7%,同时通过时间戳绑定确保先进先出(FIFO)原则。本研究为合成树脂车间智能化升级提供了可复用的技术路径。 展开更多
关键词 AGV 保险杠 无人化转运 FIFO 智能制造
在线阅读 下载PDF
基于FPGA及CPCI总线的多通道数据采集卡设计
8
作者 王可珂 《减速顶与调速技术》 2025年第4期15-18,共4页
本文设计了一种基于FPGA芯片及Compact PCI总线技术实现多通道数据采集的方法,该方案可实现铁路车辆安全监测数据的实时采集、高速缓存及总线传输等功能。直接利用可编程器件与多通道并行ADC芯片组合,通过合理分配FPGA大量的设计资源,... 本文设计了一种基于FPGA芯片及Compact PCI总线技术实现多通道数据采集的方法,该方案可实现铁路车辆安全监测数据的实时采集、高速缓存及总线传输等功能。直接利用可编程器件与多通道并行ADC芯片组合,通过合理分配FPGA大量的设计资源,使单片FPGA同时驱动多个多通道ADC器件,在FPGA中嵌入全局时钟控制单元,采集触发单元,ADC驱动模块,FIFO控制模块,FIFO存储器及CPCI总线接口等逻辑。本文设计方案已在哈尔滨国铁科技集团股份有限公司研制的数字化铁路车辆智能轴温探测系统中运用。 展开更多
关键词 FPGA芯片 模数转换 FIFO存储器 CPCI总线
在线阅读 下载PDF
异步FIFO的实现方案研究
9
作者 李瑶 《信息记录材料》 2025年第7期143-145,共3页
为了解决异步先进先出(FIFO)储存器设计中的亚稳态和空满状态判断问题,本文对国内外相关研究提出的设计方案进行了深入探讨和对比,并对现有已发表的异步FIFO电路实现进行了性能分析。研究的主要目的是有效实现高速数据存储和快速读取。... 为了解决异步先进先出(FIFO)储存器设计中的亚稳态和空满状态判断问题,本文对国内外相关研究提出的设计方案进行了深入探讨和对比,并对现有已发表的异步FIFO电路实现进行了性能分析。研究的主要目的是有效实现高速数据存储和快速读取。在此基础上,本文分别阐述了各设计方案的优缺点。结果表明:本文提及的四种设计方案均能够有效减少亚稳态的影响,提高数据传输的可靠性,从而显著提升系统的工作效率。 展开更多
关键词 异步先进先出(FIFO) 亚稳态 空满状态 VERILOG
在线阅读 下载PDF
使用排队论模型对FIFO深度的研究 被引量：10
10
作者 宋宇鲲 王锐 +1 位作者 胡永华 高明伦 《仪器仪表学报》 EI CAS CSCD 北大核心 2006年第z3期2485-2487,共3页
长期以来FIFO研究偏重于降低单元间传输延时,所建立的模型不能满足对其它参数研究的要求。特别是FIFO深度,一般依靠设计者经验给出,尚未有理论上的解决方案。当可重构技术应用日趋成熟,可重构系统芯片功能可由应用工程师最终确定时,FIF... 长期以来FIFO研究偏重于降低单元间传输延时,所建立的模型不能满足对其它参数研究的要求。特别是FIFO深度,一般依靠设计者经验给出,尚未有理论上的解决方案。当可重构技术应用日趋成熟,可重构系统芯片功能可由应用工程师最终确定时,FIFO深度选取问题更加突出。针对上述问题,本文提出了一种基于排队论的新型FIFO模型,使用该模型探讨了FIFO深度问题,阐述了FIFO深度的理论含义,并给出了FIFO深度理论计算公式。 展开更多
关键词 排队论 FIFO深度 FIFO模型 可重构系统芯片
在线阅读 下载PDF
基于CCD的胶体金试纸条光电检测仪器设计及实验研究 被引量：17
11
作者 汪曣 白玉洁 +1 位作者 张艳超 李宁 《传感技术学报》 CAS CSCD 北大核心 2008年第8期1370-1373,共4页
为了将农残检测的胶体金试纸条检测结果数值化，设计了基于线阵CCD的光电检测仪器，用其进行现场检测。仪器设计包括光路和电路部分，其中电路部分使用FIFO芯片进行数据缓存，有效降低了开发成本；采用自动定位插槽的定位装置，用于提... 为了将农残检测的胶体金试纸条检测结果数值化，设计了基于线阵CCD的光电检测仪器，用其进行现场检测。仪器设计包括光路和电路部分，其中电路部分使用FIFO芯片进行数据缓存，有效降低了开发成本；采用自动定位插槽的定位装置，用于提高检测目标定位的准确度。实验测定了系统的工作曲线及参数，精度可达1ng／mL，线性范围为1～20ng／mL，符合农残检测范围。 展开更多
关键词 农残检测 胶体金试纸条 光电检测 CCD FIFO
在线阅读 下载PDF
EDMA在图像数据快速传输中的应用 被引量：8
12
作者 但永平 彭红涛 +1 位作者 王东云 刘芳华 《液晶与显示》 CAS CSCD 北大核心 2013年第1期99-104,共6页
在图像处理中图像数据交换量大,图像数据传输是图像采集处理系统的关键环节。EDMA是DSP中用于实现数据快速交换的重要技术,具有独立于CPU的后台批量数据传输的能力。文章基于TI公司TMS320DM642芯片的图像采集处理系统,利用EDMA的数据传... 在图像处理中图像数据交换量大,图像数据传输是图像采集处理系统的关键环节。EDMA是DSP中用于实现数据快速交换的重要技术,具有独立于CPU的后台批量数据传输的能力。文章基于TI公司TMS320DM642芯片的图像采集处理系统,利用EDMA的数据传输方式实现视频数据信号高速实时传输。介绍了DSP的外部存储器接口与FPGA的FIFO存储器有机结合进行数据传输,分析了其设计的整体结构与逻辑控制的功能,并着重分析了基于EDMA Ping-Pong数据传输方式的原理及其应用。另外,EDMA中断服务程序调用CPU对已搬移完成的图像数据块进行处理,不仅提高了数据的传输效率,而且节约了CPU资源,使DSP的高性能得到了充分发挥,从而为视频信号处理的实时性奠定了基础。 展开更多
关键词 EDMA DSP FIFO 数据传输 Ping-Pong
在线阅读 下载PDF
USB接口高速数据传输的实现 被引量：24
13
作者 吕超 张玉霞 王立欣 《计算机测量与控制》 CSCD 北大核心 2009年第5期1003-1005,1012,共4页
USB接口具有即插即用、安装方便、高带宽、易扩展、传输速度快等优点,尽管USB2.0规范中最高传输速度已经达到了60MB/s,但是很多USB2.0设备在实际工作时的数据传输速度却与此相差甚远,设计了一个以FPGA为主控制器、以CY7C68013为接口芯... USB接口具有即插即用、安装方便、高带宽、易扩展、传输速度快等优点,尽管USB2.0规范中最高传输速度已经达到了60MB/s,但是很多USB2.0设备在实际工作时的数据传输速度却与此相差甚远,设计了一个以FPGA为主控制器、以CY7C68013为接口芯片的数据采集系统;当接口芯片CY7C68013工作在同步的Slave FIFO模式下时,在数据的传输控制上设计了块传输同步控制信号,保证数据传输的正确性和稳定性,系统所能达到稳定的最高传输速度为31.8MB/s。 展开更多
关键词 USB FPGA CY7C68013 SLAVE FIFO
在线阅读 下载PDF
基于FPGA的高速数据存储系统中FIFO控制的设计 被引量：18
14
作者 于祥凤 刘学斌 +1 位作者 胡炳樑 卫翠玉 《核电子学与探测技术》 CAS CSCD 北大核心 2010年第1期59-62,共4页
介绍了一种高速CCD相机数据存储中的FIFO缓存控制的方法。利用FPGA对高速数据存储系统中的FIFO缓存器进行控制,在QuartusⅡ开发平台上进行设计仿真,结果表明数据流和IDE硬盘之间的存储速率得到匹配,数据实时存储到硬盘中,为后期的数据... 介绍了一种高速CCD相机数据存储中的FIFO缓存控制的方法。利用FPGA对高速数据存储系统中的FIFO缓存器进行控制,在QuartusⅡ开发平台上进行设计仿真,结果表明数据流和IDE硬盘之间的存储速率得到匹配,数据实时存储到硬盘中,为后期的数据处理提供了原始数据,同时也为存储系统的设计提供了参考。 展开更多
关键词 FIFO FPGA VHDL数据存储
在线阅读 下载PDF
基于DDR2 SDRAM的高速大容量异步FIFO的设计与实现 被引量：14
15
作者 徐欣 周舟 +1 位作者 李楠 孙兆林 《中国测试》 CAS 2009年第6期34-37,共4页
为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后... 为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后深入分析了FIFO控制器各部分的工作原理并对其进行了实验。经过测试,基于DDR2 SDRAM的FIFO实现了最高475MHz的总线速率,8～256位的总线位宽,2GB最大数据容量。该FIFO可以解决高速海量数据缓存的问题,在工程应用中有显著的参考价值。 展开更多
关键词 高速海量数据缓存 FIFO存储器 DDR2 SDRAM技术 FPGA技术 分时复用
在线阅读 下载PDF
炼钢连铸系统的动态调度模型和启发式调度算法 被引量：17
16
作者 李霄峰 徐立云 +1 位作者 邵惠鹤 任德祥 《上海交通大学学报》 EI CAS CSCD 北大核心 2001年第11期1658-1662,共5页
针对炼钢连铸系统对单元设备建立了动态调度模型 ,并利用基于该模型的赋时同步有色Petri网对整个系统建立动态调度模型 .针对该模型 ,提出了一种启发式调度算法解决动态调度问题 ,并基于此实现炼钢连铸的仿真调度系统 .结果表明 ,该算... 针对炼钢连铸系统对单元设备建立了动态调度模型 ,并利用基于该模型的赋时同步有色Petri网对整个系统建立动态调度模型 .针对该模型 ,提出了一种启发式调度算法解决动态调度问题 ,并基于此实现炼钢连铸的仿真调度系统 .结果表明 ,该算法能够较好地实现多级多机 FIFO(先入先出 ) 展开更多
关键词 动态调度 PETRI网 启发式调度算法 炼钢连铸系统 多级多机Jobshop系统 FIFO
在线阅读 下载PDF
基于FPGA的非XGA标准图像显示控制器的设计 被引量：9
17
作者 蔡希昌 翟林培 +1 位作者 周九飞 王德江 《液晶与显示》 CAS CSCD 北大核心 2008年第3期301-306,共6页
针对实际应用中许多相机输出的图像数据格式不符合XGA标准,无法直接进行显示,介绍了一种对该类图像进行标准XGA格式转化的显示控制器。在分析计算的基础上实现对相机的合理控制,使相机的输出行频与XGA标准一致。对于CCD的输出数据通过... 针对实际应用中许多相机输出的图像数据格式不符合XGA标准,无法直接进行显示,介绍了一种对该类图像进行标准XGA格式转化的显示控制器。在分析计算的基础上实现对相机的合理控制,使相机的输出行频与XGA标准一致。对于CCD的输出数据通过采用缓冲和时钟切换的技术方法将其转化为符合VGA时序的图像数据。按照VGA标准时序将图像数据输出,从而实现XGA显示。该显示控制器基于FPGA实现,其关键技术在于利用FPGA内部的FIFO实现CCD数据的二级缓冲和时钟变换。一级缓冲为大容量双时钟FIFO,实现时钟的切换和数据的深度缓冲;二级缓冲为单时钟FIFO,其容量为1行,作为行显示缓冲区。该显示控制器同时利用FPGA实现XGA所需的行场同步信号及控制CCD的外行同步信号。文中的非XGA标准图像显示控制器具有实现灵活,时序稳定的优点,可作为其他相类似图像显示的参考。 展开更多
关键词 XGA 显示控制器 FIFO 行场同步 外加行同步
在线阅读 下载PDF
高速CCD图像数据存储技术 被引量：26
18
作者 达选福 张伯珩 边川平 《光子学报》 EI CAS CSCD 北大核心 2003年第11期1393-1395,共3页
介绍了一种高速CCD图像数据的实时存储方法 利用FIFO缓存器使CCD输出的高速数据流和低速存储介质二者的速度匹配 ,将多路高速大容量图像数据实时记录到了存储介质中 ,为后期的图像恢复和图像处理提供了原始数据
关键词 FIFO(先进先出)缓存器 高速数据存储 时序设计
在线阅读 下载PDF
基于FIFO技术的数据采集系统研究 被引量：8
19
作者 王英 瞿中 +2 位作者 邓亚平 唐甜甜 徐强 《计算机工程与设计》 CSCD 北大核心 2005年第3期743-745,共3页
数据采集系统[1]是工业CT[1](Industrial Computed Tomography--ICT)的重要组成部分,保证数据采集系统工作的稳定、可靠和一致性,对于研制和改进其质量和提高工业CT整体性能有着重要的意义.在Windows操作系统下,程序查询的教据传输方式... 数据采集系统[1]是工业CT[1](Industrial Computed Tomography--ICT)的重要组成部分,保证数据采集系统工作的稳定、可靠和一致性,对于研制和改进其质量和提高工业CT整体性能有着重要的意义.在Windows操作系统下,程序查询的教据传输方式会因为其它程序的中断造成数据丢失,针对这一问题,对工业CT的数据采集系统进行了设计与研究[3].将程序查询方式改为中断方式,在计数逻辑电路的数据通道前端加上FIFO缓存,从而保证了数据采集和传输的可靠和稳定性. 展开更多
关键词 数据采集系统 FIFO 工业CT 数据丢失 缓存 WINDOWS操作系统 中断 前端 逻辑电路 传输
在线阅读 下载PDF
基于FPGA的高速实时数据采集系统设计 被引量：26
20
作者 皮代军 张海勇 +1 位作者 叶显阳 秦水介 《现代电子技术》 2009年第6期12-14,共3页
设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能。系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放... 设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能。系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储。这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度。系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能。 展开更多
关键词 数据采集系统 FPGA DSP FIFO
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 57 下一页 到第 页
使用帮助 返回顶部