期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到7篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
采用FBMA+EDAZ算法来实现H.263的一种快速算法
1
作者 沙济彰 吴敏 曹宁 《华东理工大学学报（自然科学版）》 CAS CSCD 北大核心 2003年第2期177-180,共4页
介绍了采用频域块匹配+预判全零系数运动搜索算法来实现H.263的一种快速算法,分析了预判全零系数运动搜索算法,并在AliceYu算法的基础上提出了改进算法。计算机仿真结果表明:与DSS法相比,本算法的平均搜索次数和平均编码时间大大减少,... 介绍了采用频域块匹配+预判全零系数运动搜索算法来实现H.263的一种快速算法,分析了预判全零系数运动搜索算法,并在AliceYu算法的基础上提出了改进算法。计算机仿真结果表明:与DSS法相比,本算法的平均搜索次数和平均编码时间大大减少,但码流长度和峰值信噪比基本相当。最后,以该算法实现了软件编码器,它可基本满足可视电话、会议电视等实时通信的要求。 展开更多
关键词 H.263 运动搜索算法 频域块匹配法 预判全零系数算法 软件编码器 图像编码 图像压缩 fbma
在线阅读 下载PDF
一种基于FBMA算法的整像素运动估计芯片的VLSI设计 被引量：5
2
作者 何卫锋 毛志刚 +1 位作者 吕志强 尹海丰 《计算机研究与发展》 EI CSCD 北大核心 2005年第7期1225-1230,共6页
给出了一种基于全搜索块匹配算法的运动估计电路的改进结构,并完成了VLSI设计.通过采用多端口匹配策略和双时钟方案,使得在提高先前帧搜索区域像素数据重复利用率的同时,将脉动阵列的计算效率提高到74.9%.采用TSMC0.25μm1P5MCMOS工艺,... 给出了一种基于全搜索块匹配算法的运动估计电路的改进结构,并完成了VLSI设计.通过采用多端口匹配策略和双时钟方案,使得在提高先前帧搜索区域像素数据重复利用率的同时,将脉动阵列的计算效率提高到74.9%.采用TSMC0.25μm1P5MCMOS工艺,完成了运动估计芯片的VLSI实现,其芯片面积为3.37mm×3.37mm,最高工作频率为110MHz.综合后仿真表明在89.4MHz的频率下,该电路可以对支持MPEG4ASProfile标准的ITUR601格式视频图像(720×480@30HzNTSC或720×576@25HzPAL)进行基于整像素的实时运动估计. 展开更多
关键词 全搜索块匹配算法 脉动阵列 运动估计 超大规模集成电路
在线阅读 下载PDF
供实施FBMA的结构:述评
3
作者 柴振荣 《管理观察》 1995年第4期50-50,共1页
关键词 fbma 述评 电视会议 矩阵变换电路 系统维度 电视编码 视频信号 编码技术 记录装置 电视电话
在线阅读 下载PDF
运动估计芯片的缓存设计策略及FPGA验证 被引量：1
4
作者 付宇卓 季振洲 胡铭曾 《高技术通讯》 EI CAS CSCD 2000年第10期19-22,共4页
为解决更高视频图像中向运动估计芯片供数的存储器带宽过高的问题 ,提出了局存容量的设计策略。通过分析块匹配运动估计模型的特征和VLSI的要求 ,给出评价运动估计芯片局存的两个指标 ,由此得到一个制定局存容量的策略。遵照这一策略 ,... 为解决更高视频图像中向运动估计芯片供数的存储器带宽过高的问题 ,提出了局存容量的设计策略。通过分析块匹配运动估计模型的特征和VLSI的要求 ,给出评价运动估计芯片局存的两个指标 ,由此得到一个制定局存容量的策略。遵照这一策略 ,为运动估计芯片提供了几个工程可用的指标。该研究来自于实现运动估计芯片的工作 ,对研究MPEG 2视频编码器的VLIS实时实现有一定的参考价值。 展开更多
关键词 fbma 搜索区域 参考块 动态存储器FPGA 运动估计芯片 缓存 设计策略
在线阅读 下载PDF
支持MPEG-2的ME芯片的结构设计
5
作者 傅宇卓 胡铭曾 方滨兴 《高技术通讯》 EI CAS CSCD 1997年第12期1-5,共5页
基于全搜索块匹配算法（ＦｕｌｌＳｅａｒｃｈＢｌｏｃｋＭａｔｃｈｉｎｇＡｌｇｏｒｉｔｈｍ，简称ＦＢＭＡ），提出了一种支持ＭＰＥＧ－２综合运动估计的面向ＶＬＳＩ实现的心动阵列结构。它作为Ｔ．Ｋｏｍａｒｅｋ的ＡＢ２结构的一... 基于全搜索块匹配算法（ＦｕｌｌＳｅａｒｃｈＢｌｏｃｋＭａｔｃｈｉｎｇＡｌｇｏｒｉｔｈｍ，简称ＦＢＭＡ），提出了一种支持ＭＰＥＧ－２综合运动估计的面向ＶＬＳＩ实现的心动阵列结构。它作为Ｔ．Ｋｏｍａｒｅｋ的ＡＢ２结构的一种变形，继承了心动阵列易于扩充运算规模的优点，同时降低了局存与运算阵列之间的数据宽度。另外，为了支持ＭＰＥＧ－２对运动估计的扩充要求，这种结构可以在得到１６×１６块匹配结果的同时，得到两个１６×８场块的匹配结果。最后，从局部存储器的设计和控制器的工作流程分析说明，这种结构在工程上是易于实现的。 展开更多
关键词 VLSI 运动估计 fbma MPEG-2 视频压缩编码
在线阅读 下载PDF
并行性可裁减的实时图像模板匹配VLSI结构
6
作者 王玉良 朱丹 《弹箭与制导学报》 CSCD 北大核心 2007年第5期265-267,270,共4页
在保证实时性的基础上,对FBMA计算结构进行了改进,提出了一种并行性可裁减的VLSI实现结构。通过对二维脉动阵列进行部分和分解、裁减与重用,以及采用双时钟策略和存储器交互方式,在不降低处理能力的前提下使图像模板匹配的硬件资源利用... 在保证实时性的基础上,对FBMA计算结构进行了改进,提出了一种并行性可裁减的VLSI实现结构。通过对二维脉动阵列进行部分和分解、裁减与重用,以及采用双时钟策略和存储器交互方式,在不降低处理能力的前提下使图像模板匹配的硬件资源利用率进一步提高。文中给出了实时性与处理时钟及PE数量之间关系的数学描述,并在FPGA上对提出的计算结构进行了有效验证。 展开更多
关键词 实时 模板匹配 fbma VLSI FPGA
在线阅读 下载PDF
运动估计芯片中降低局存与脉动阵列数据宽度的设计方法 被引量：1
7
作者 傅宇卓 胡铭曾 方滨兴 《计算机研究与发展》 EI CSCD 北大核心 1999年第8期943-947,共5页
文中针对运动估计芯片中极为重要的存储器的结构设计，提出了一种降低局存与运算阵列端口数的设计方法，使局存的控制结构得到极大简化．文中应用这种方法，对ＡＢ２，ＡＳ２结构进行改造，得到两种具有工程实用性的新型结构．端口数的... 文中针对运动估计芯片中极为重要的存储器的结构设计，提出了一种降低局存与运算阵列端口数的设计方法，使局存的控制结构得到极大简化．文中应用这种方法，对ＡＢ２，ＡＳ２结构进行改造，得到两种具有工程实用性的新型结构．端口数的降低会带来运算阵列计算效率的下降，为此又推导了一个平衡端口数与计算效率的公式．本文研究来自于实现运动估计芯片的工作中，对研究ＭＰＥＧ－２视频编码器的ＶＬＳＩ实时实现有一定的参考价值． 展开更多
关键词 存储器 脉动阵列 运动估计芯片 数据宽度 设计
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部