-
题名FBC分组密码算法的FPGA实现
被引量：1
- 1
-
-
作者
肖超恩
黄胜远
李秀滢
-
机构
北京电子科技学院
-
出处
《北京电子科技学院学报》
2020年第2期1-6,共6页
-
基金
密码科学技术国家重点实验室开放课题(NO.MMKFKT201804)
农产品质量安全追溯技术及应用国家工程实验室开放课题(AQT-2018-YB5)
“中央高校基本科研业务费-328201914项目”资助
-
文摘
针对FBC分组密码算法软件实现效率低的问题,提出了一种FBC算法的FPGA(现场可编程门阵列,FPGA)硬件实现方案。首先,简要介绍了FBC算法工作原理。其次,将FPGA具有并行计算的特点与FBC算法结构相结合,采用模块化编程设计思想,使用有限状态机设计实现了FBC128-128加密算法。最后,在Xilinx Virtex5系列的XC5VFX100T芯片中运行结果表明,算法所使用的硬件资源为6795LUTs,在5ns时钟约束下加解密的吞吐率达到了522Mbps。
-
关键词
fbc算法
FPGA
状态机设计
-
Keywords
fbc algorithm
FPGA
state machine design
-
分类号
TN791
[电子电信—电路与系统]
TN918.1
[电子电信—通信与信息系统]
-
