期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
数字电视解调芯片中高性能AGC电路的设计 被引量:1
1
作者 梁坚 包莉娜 +1 位作者 王匡 张明 《江南大学学报(自然科学版)》 CAS 2004年第4期345-347,352,共4页
针对传统的基于脉冲宽度调制的自动增益控制的不足,提出了一种用于数字电视解调芯片中基于脉冲密度调制的高性能自动增益控制设计方案.测试表明,这种方案克服了基于脉冲宽度调制的自动增益控制的收敛速度慢、环路稳定性差和外围元件体... 针对传统的基于脉冲宽度调制的自动增益控制的不足,提出了一种用于数字电视解调芯片中基于脉冲密度调制的高性能自动增益控制设计方案.测试表明,这种方案克服了基于脉冲宽度调制的自动增益控制的收敛速度慢、环路稳定性差和外围元件体积庞大等缺点. 展开更多
关键词 自动增益控制 脉冲密度调制 deha-sigma
在线阅读 下载PDF
宽带高分辨率频率合成器设计 被引量:1
2
作者 俞晖 张冠百 宋文涛 《成都信息工程学院学报》 2007年第4期431-434,共4页
介绍了一种基于Delta-Sigma调制小数分频技术和YTO的宽带、高分辨率频率合成器的设计方案。对环路的数学模型进行了详细的分析,给出了计算机辅助设计结果。实测表明,方案可实现输出频率2-4GHz,分辨率1Hz,并具有低相噪的特点。
关键词 Delta-Sigma调制 小数分频 锁相环 YTO
在线阅读 下载PDF
一种SATA Ⅲ的Sigma-Delta小数分频扩频时钟产生器设计 被引量:1
3
作者 龙强 田泽 +1 位作者 邵刚 王晋 《无线电工程》 2017年第1期62-66,共5页
整数分频扩频时钟产生器具有较大的频率分辨率,不能满足SATA Ⅲ的要求,针对该问题提出了一种SATA Ⅲ的6 GHz Sigma-Delta小数分频扩频时钟产生器的设计。扩频时钟产生器基于65 nm CMOS工艺,采用了数字MASH SigmaDelta频率调制技术和一... 整数分频扩频时钟产生器具有较大的频率分辨率,不能满足SATA Ⅲ的要求,针对该问题提出了一种SATA Ⅲ的6 GHz Sigma-Delta小数分频扩频时钟产生器的设计。扩频时钟产生器基于65 nm CMOS工艺,采用了数字MASH SigmaDelta频率调制技术和一个产生33 k Hz的三角波产生器,输出频率达到6 GHz,向下扩频达到5 000 ppm。测试结果表明,在1.2 V的电源电压下,功耗为48 m W,非扩频时钟的峰峰抖动为8 ps,电磁干扰降低了15 d B。Sigma-Delta小数分频扩频时钟产生器克服了整数分频器扩频时钟产生器的缺点,较好地满足了SATA Ⅲ的要求。 展开更多
关键词 扩频时钟产生器 SIGMA-DELTA SATAⅢ 小数分频
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部