具有自动聚焦功能的视频处理器的设计 被引量：4

1

作者 张博 张刚 程永强 《液晶与显示》 CAS CSCD 北大核心 2010年第3期396-400,共5页

介绍了一种视频处理器的设计,该处理器接收数字YCbCr视频信号,利用一片DDR2SDRAM存储器作为帧缓存,对接收的视频信号进行格式转换、帧率提升、色空间转换。提出并实现一种改进的自动聚焦算法,实时计算当前帧图像的聚焦评价函数值,选用... 介绍了一种视频处理器的设计,该处理器接收数字YCbCr视频信号,利用一片DDR2SDRAM存储器作为帧缓存,对接收的视频信号进行格式转换、帧率提升、色空间转换。提出并实现一种改进的自动聚焦算法,实时计算当前帧图像的聚焦评价函数值,选用爬山搜索策略实现对聚焦电机的控制,使当前图像的聚焦函数值最大,实现图像的自动聚焦。该设计采用VHDL语言实现,在Xilinx XUPV5-LX110T FPGA开发板上验证。 展开更多

关键词 视频处理 ddr2sdram 帧率提升 自动聚焦 FPGA

在线阅读 下载PDF 职称材料

基于FPGA的工业数字摄像机系统的设计 被引量：1

2

作者 汤伟 刘慧忠 +2 位作者 连钰洋 王震 裴之勇 《液晶与显示》 CAS CSCD 北大核心 2015年第1期103-108,共6页

针对传统工业数字摄像机的灵活性差、实时性差等缺点,设计了一种基于FPGA的工业数字摄像机系统。将工业数字摄像机与FPGA结合起来,利用FPGA通过I2 C总线接口控制器控制图像传感器采集图像数据,然后将Bayer格式图像转化为RGB格式图像,通... 针对传统工业数字摄像机的灵活性差、实时性差等缺点,设计了一种基于FPGA的工业数字摄像机系统。将工业数字摄像机与FPGA结合起来,利用FPGA通过I2 C总线接口控制器控制图像传感器采集图像数据,然后将Bayer格式图像转化为RGB格式图像,通过调用Altera IP核DDRII SDRAM controller with ALTMEMPHY和FIFO存储器设计了DDR2SDRAM的接口,将图像数据缓存到DDR2存储器中,最后通过SPI总线接口在液晶屏上显示图像,可达到53帧/s图像的速度。系统代码共需约5 000个逻辑单元,3 704个寄存器,117个引脚。将设计代码下载到系统芯片中后,系统可以清晰显示所拍到的画面。设计结果表明,基于FPGA的工业数字摄像机设计灵活,易于移植,可实现高速图像采集和传输。 展开更多

关键词 FPGA 图像传感器 液晶屏 ddr2sdram 控制器

在线阅读 下载PDF 职称材料

基于USB3.0高速图像数据传输系统设计 被引量：11

3

作者 王国忠 刘磊 +2 位作者 储成群 任勇峰 焦新泉 《仪表技术与传感器》 CSCD 北大核心 2019年第3期106-109,113,共5页

为了解决图像采集系统中实时数据的高速缓存与传输问题,提出了一种基于高数据带宽、大容量的DDR2 SDRAM存储器和支持突发传输的USB3.0数据传输接口的设计方案。在硬件设计中,采用CYUSB3014作为USB3.0的控制芯片实现FPGA与上位机之间高... 为了解决图像采集系统中实时数据的高速缓存与传输问题,提出了一种基于高数据带宽、大容量的DDR2 SDRAM存储器和支持突发传输的USB3.0数据传输接口的设计方案。在硬件设计中,采用CYUSB3014作为USB3.0的控制芯片实现FPGA与上位机之间高速图像数据传输,以及采用DDR2 SDRAM作为缓存器;在逻辑设计中采用手动DMA模式对数据流进行控制,避免数据的堵塞,提高了可靠性。经验证,该系统工作稳定,能有效解决海量图像数据的缓存与传输问题。 展开更多

关键词 高速缓存 ddr2sdram USB3.0 手动DMA 可靠性

在线阅读 下载PDF 职称材料

基于FPGA的机载综合显示系统的设计与实现 被引量：4

4

作者 李冰洋 贾银亮 张峰 《电子测量技术》 2016年第2期76-79,共4页

为了满足机载综合显示系统在数据存储量、显示实时性、芯片处理速度等方面的高要求,设计并实现一种机载综合显示系统。系统以FPGA为主要开发平台,利用其丰富的设计资源配合CMOS摄像头实现视频的采集,视频进行插值处理后通过DDR2SDRAM实... 为了满足机载综合显示系统在数据存储量、显示实时性、芯片处理速度等方面的高要求,设计并实现一种机载综合显示系统。系统以FPGA为主要开发平台,利用其丰富的设计资源配合CMOS摄像头实现视频的采集,视频进行插值处理后通过DDR2SDRAM实现数据的高速缓存。在图像处理过程中同时生成当前所需叠加的仪表图形,最终将仪表图形叠加到视频中并送入显示器显示。经验证,系统可以在60帧/秒的视频上进行全姿态指示仪和全罗盘仪表图形的叠加,每个像素大小为16bit,支持的最大分辨率可达1920×1080。 展开更多

关键词 FPGA技术 机载综合显示系统 ddr2sdram存储器 图形叠加

在线阅读 下载PDF 职称材料

基于DDR2的DSO分区交替深存储技术研究 被引量：1

5

作者 彭伟 张沁川 袁渊 《电子测量技术》 2013年第8期24-27,共4页

具有深存储功能的数字存储示波器(DSO),能够将大量的采集数据存储下来,大大提高了采集到的波形数据的信息含量,能够很好的再现波形细节,为工程师分析信号、解决问题提供了极大的便利。设计采用FPGA外挂DDR2SDRAM颗粒的方式来存储采集数... 具有深存储功能的数字存储示波器(DSO),能够将大量的采集数据存储下来,大大提高了采集到的波形数据的信息含量,能够很好的再现波形细节,为工程师分析信号、解决问题提供了极大的便利。设计采用FPGA外挂DDR2SDRAM颗粒的方式来存储采集数据,并利用FPGA内部的MCBIP核来控制其读写和刷新。以此为基础,研究了基于DDR2SDRAM颗粒的基本深存储设计方案,提出了分区交替深存储技术,并分析了该技术对提升DSO深存储性能的作用及具体实现方法。该技术解决了示波器停止状态下读取DDR2SDRAM颗粒数据与写DDR2SDRAM颗粒之间的矛盾,并在实际测试中取得了很好的效果。 展开更多

关键词 深存储 ddr2sdram MCB 分区交替存储

在线阅读 下载PDF 职称材料

基于FPGA的高速海量FIFO的设计 被引量：5

6

作者 刘少华 陈明义 《信息技术》 2009年第9期95-97,共3页

为了解决视频信号的大量存储及视频延时问题,研究了一种以DDR2 SDRAM为存储体的高速海量FIFO设计方法。该方法通过采用FPGA对DDR2 SDRAM进行控制,以状态机来描述其各种时序操作,来完成DDR2 SDRAM的命令和数据的接口,从而实现数据的正确... 为了解决视频信号的大量存储及视频延时问题,研究了一种以DDR2 SDRAM为存储体的高速海量FIFO设计方法。该方法通过采用FPGA对DDR2 SDRAM进行控制,以状态机来描述其各种时序操作,来完成DDR2 SDRAM的命令和数据的接口,从而实现数据的正确有序的存取。另外,流水式处理的方式,也保证了输入输出数据的连续性。经过最终硬件的成型和下载调试,验证了该方法的可行性和可靠性。该系统已经成功应用于视频的延时处理。 展开更多

关键词 FIFO FPGA ddr2sdram 流水式

在线阅读 下载PDF 职称材料

一种高速大容量图像存储装置的关键技术研究 被引量：3

7

作者 赵俊江 张会新 《现代电子技术》 北大核心 2017年第12期144-147,151,共5页

针对高速图像采集存储要求,设计一种高速大容量存储装置。该装置以FPGA为主控芯片,以FPGA内部集成的高速串行收发器Rocket I/O GTP作为图像数据接收单元,通过FPGA控制MCB硬核操作2片DDR2 SDRAM构成兵乓缓存单元,以32片NAND FLASH组成的... 针对高速图像采集存储要求,设计一种高速大容量存储装置。该装置以FPGA为主控芯片,以FPGA内部集成的高速串行收发器Rocket I/O GTP作为图像数据接收单元,通过FPGA控制MCB硬核操作2片DDR2 SDRAM构成兵乓缓存单元,以32片NAND FLASH组成的阵列为存储单元,采用交叉双平面页编程技术对FLASH进行数据存储。实现了对3个速率为50 MB/s的图像通道数据实时采集存储。通过对FLASH阵列中的图像数据进行回读分析,测试结果无误,验证了系统功能的有效性和可靠性。 展开更多

关键词 图像存储 RocketI/OGTP ddr2sdram 乒乓缓存 交叉双平面页编程

在线阅读 下载PDF 职称材料

一种面向多核系统的DDR2 SDRAM控制单元

8

作者 章裕 谢憬 +2 位作者 王超 王琴 毛志刚 《微电子学与计算机》 CSCD 北大核心 2016年第7期19-23,共5页

针对目前大幅增加的访问密集型应用,提出了一种多核系统的DDR2SDRAM控制单元,重点介绍了该控制单元在各方面的各种优化技术,如结构、控制策略、调度策略等,同时也提出了一种新的地址映射机制,通过相应的映射机制决定请求会被传送到指定... 针对目前大幅增加的访问密集型应用,提出了一种多核系统的DDR2SDRAM控制单元,重点介绍了该控制单元在各方面的各种优化技术,如结构、控制策略、调度策略等,同时也提出了一种新的地址映射机制,通过相应的映射机制决定请求会被传送到指定的行、列地址,再配合相应的控制策略使得系统有效提升了整体带宽.在实验证明性能得到提升的条件下,通过使用相应的综合工具对电路进行了综合,进行了硬件开销的评估.最后通过测试结果证明了该控制单元应用于整个系统有较好的性能提升. 展开更多

关键词 多核系统 访存密集型应用 ddr2sdram 调度策略 地址映射

在线阅读 下载PDF 职称材料

基于DDR2的二维波形映射技术研究与实现

9

作者 许根泉 叶芃 邱渡裕 《电子测量技术》 2011年第9期54-57,共4页

波形捕获率是衡量示波器波形采集性能的1个重要指标,提高示波器的波形捕获率有助于提高对偶发信号的捕获能力。利用FPGA内部RAM资源或者外挂高速RAM作为映射缓冲区这一做法已经被广泛采用,但是成本高、局限性大。基于DDR2 SDRAM读写速... 波形捕获率是衡量示波器波形采集性能的1个重要指标,提高示波器的波形捕获率有助于提高对偶发信号的捕获能力。利用FPGA内部RAM资源或者外挂高速RAM作为映射缓冲区这一做法已经被广泛采用,但是成本高、局限性大。基于DDR2 SDRAM读写速度快、容量大、器件成熟的优点,设计了1种采集与显示并行处理的二维波形图像处理单元(WGPU)。映射结果表明利用本设计可以大大提高示波器的波形捕获率,改善示波器对偶发信号的捕获能力。 展开更多

关键词 死区时间 波形捕获率 ddr2sdram 状态机

在线阅读 下载PDF 职称材料

基于FPGA的DDR2 SDRAM控制器设计 被引量：3

10

作者 钱素琴 刘晶华 《电子测试》 2021年第11期9-12,共4页

基于高速数据传输与存储的数据采集记录仪对缓存模块高性能的需求,选择了读写速度快、低成本、大容量、运行稳定的DDR2 SDRAM作为本地存储器,在其存储寻址原理和IP核的读写控制逻辑的基础上,借助硬件描述语言设计了一个DDR2存储控制器... 基于高速数据传输与存储的数据采集记录仪对缓存模块高性能的需求,选择了读写速度快、低成本、大容量、运行稳定的DDR2 SDRAM作为本地存储器,在其存储寻址原理和IP核的读写控制逻辑的基础上,借助硬件描述语言设计了一个DDR2存储控制器方案。在Intel的FPGA Cyclone IV系列开发板上进行了整体方案的功能验证,完成了用户接口和控制器之间的多数据宽度、多突发长度的高效数据传输和读写操作,在166.7MHz时钟频率下实现了稳定读写的目标。 展开更多

关键词 FPGA DDR2 SDRAM IP核

在线阅读 下载PDF 职称材料

基于DDR2 SDRAM的高速数据缓存技术研究 被引量：5

11

作者 吕文强 施睿 +1 位作者 任勇峰 武慧军 《电子测量技术》 2020年第18期6-10,共5页

针对高速数据传输系统中,图像数据采集的速率越来越高,而存储速率有限的问题,提出一种基于DDR2 SDRAM高速数据缓存技术。采用FPGA为主控制器,接收高速图像数据后写入DDR2 SDRAM缓存,在发送周期的空闲时间将数据读出并匹配存储设备的接... 针对高速数据传输系统中,图像数据采集的速率越来越高,而存储速率有限的问题,提出一种基于DDR2 SDRAM高速数据缓存技术。采用FPGA为主控制器,接收高速图像数据后写入DDR2 SDRAM缓存,在发送周期的空闲时间将数据读出并匹配存储设备的接收速率。为了简化对DDR2 SDRAM的操作,使用ISE软件的存储接口生成工具(MIG)生成DDR2 IP核,实现了在250 MHz时钟下对DDR2 SDRAM的读/写操作,经验证,数据无丢帧无误码,设计稳定可靠。 展开更多

关键词 FPGA DDR2 SDRAM DDR2 IP核 高速数据缓存

原文传递

一种基于FPGA的多通道数据采集系统设计 被引量：10

12

作者 简志景 梁昊 《信息技术与网络安全》 2020年第9期6-11,共6页

设计并实现了一种基于FPGA的四通道数据采集系统。系统由65 MS/s的模数转换器AD9219实现对信号的高速采样。为满足采集数据实时存储的要求,设计了高速、大容量的DDR2硬件电路和接口逻辑。采集数据可通过USB接口上传至上位机,上位机负责... 设计并实现了一种基于FPGA的四通道数据采集系统。系统由65 MS/s的模数转换器AD9219实现对信号的高速采样。为满足采集数据实时存储的要求,设计了高速、大容量的DDR2硬件电路和接口逻辑。采集数据可通过USB接口上传至上位机,上位机负责数据的保存、处理和显示,同时控制数模转换器以直接数字合成的方式输出波形。测试结果表明,系统运行稳定可靠,可灵活控制。该系统为高性能数据采集提供了一套包括软硬件的整体解决方案,可以满足低温等离子诊断的要求。 展开更多

关键词 现场可编程门阵列 多通道数据采集 模数转换器 DDR2 SDRAM

在线阅读 下载PDF 职称材料

三维封装DDR2存储器VD2D4G72XB191 XX3U6测试 被引量：2

13

作者 汤凡 占连样 +2 位作者 陈像 王鑫 王烈洋 《电子产品世界》 2022年第5期78-82,共5页

DDR2 SDRAM具有速度快、价格便宜、容量大的特点,应用非常广泛。通过采用三维封装技术将5片数据位宽为16 bits的DDR2 SDRAM芯片封装成一个存储模块VD2D4G72XB191XX3U6,在不额外占用PCB面积的情况下,提高了存储容量,并将位宽扩展到72 bit... DDR2 SDRAM具有速度快、价格便宜、容量大的特点,应用非常广泛。通过采用三维封装技术将5片数据位宽为16 bits的DDR2 SDRAM芯片封装成一个存储模块VD2D4G72XB191XX3U6,在不额外占用PCB面积的情况下,提高了存储容量,并将位宽扩展到72 bits。与其它存储器相比DDR2 SDRAM操作较为复杂,封装成一个位宽72bit的模块后,测试难度进一步增加,针对这一问题,本文提出了基于Magnum 2测试系统的DDR2 SDRAM存储模块VD2D4G72XB191XX3U6的测试方法,对直流参数、交流参数以及功能进行了测试,论述了测试的关键技术。 展开更多

关键词 DDR2 SDRAM Magnum 2测试系统 VD2D4G72XB191XX3U6

在线阅读 下载PDF 职称材料

一种高分辨率图像采集传输系统的FPGA设计 被引量：1

14

作者 韩卫红 《太原学院学报（自然科学版）》 2021年第4期73-78,共6页

为实现对高分辨率图像的采集,提出了一种高分辨率图像采集传输系统的FPGA设计。系统采用FPGA作为主控芯片,实现对图像传感器OV5640的控制,采集到的高分辨率图像缓存至DDR2 SDRAM中。为匹配数据传输过程中的速度差异,保证图像数据的完整... 为实现对高分辨率图像的采集,提出了一种高分辨率图像采集传输系统的FPGA设计。系统采用FPGA作为主控芯片,实现对图像传感器OV5640的控制,采集到的高分辨率图像缓存至DDR2 SDRAM中。为匹配数据传输过程中的速度差异,保证图像数据的完整性,采用FIFO对数据进行暂存,系统采用USB3.0接口实现图像的上传。经过系统调试与验证,实现了预期功能,可以实现分辨率为2592×1944的图像的稳定采集。测试结果表明,图像采集帧频为14 f/s,图像传输带宽达到320 MB/s,图像显示良好。 展开更多

关键词 FPGA 高分辨率 图像采集传输 USB3.0 DDR2 SDRAM

在线阅读 下载PDF 职称材料