期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于DCAP协同优化模型的USB2.0数据链路层设计
1
作者 吴宇涵 王诗源 +1 位作者 陈小文 邢世远 《集成电路与嵌入式系统》 2026年第2期53-62,共10页
前端RTL设计是决定芯片性能、功耗与面积的关键环节。传统设计方法往往聚焦于功能实现,缺乏对PPA指标的系统性优化。为此,提出一种面向多维度指标的RTL优化方法———DCAP协同优化模型。该模型构建了包含数据流(D)、计算单元(C)、面积管... 前端RTL设计是决定芯片性能、功耗与面积的关键环节。传统设计方法往往聚焦于功能实现,缺乏对PPA指标的系统性优化。为此,提出一种面向多维度指标的RTL优化方法———DCAP协同优化模型。该模型构建了包含数据流(D)、计算单元(C)、面积管理(A)和功耗管理(P)4个维度的优化框架。以USB2.0数据链路层为实证案例,通过耦合式握手机制提升数据吞吐率,采用实时迭代CRC架构优化计算效率,通过资源管理控制面积开销,通过优化时钟门控覆盖率降低功耗。基于TSMC 65 nm工艺的后端实现结果表明,该设计在高速模式下吞吐率达到52.3 MB/s(协议效率为87%),功耗为0.156 mW,面积为3333.6μm2,较优化前功耗降低39%,面积减小23%。综上,所提出的DCAP模型为数字电路设计的PPA优化问题在RTL级提供了可复用的方法论指导。 展开更多
关键词 dcap模型 PPA优化 RTL设计 数据流优化 USB2.0
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部