期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
AMAT与诺发3维封装用Cu-TSV上的开发竞争激化
1
作者 章从福 《半导体信息》 2010年第3期3-4,共2页
美国应用材料(Applied Materials,AMAT)与美国诺发系统(Novellus Systems)在3维封装用TSV(硅贯通过孔)技术上的开发竞争日益激烈。
关键词 应用材料 过孔 绝缘膜 AMAT cu-tsv 电镀工 通孔 联手开发 子层 机械研磨
原文传递
不同直径TSV-Cu的纳米压痕力学性能表征
2
作者 张卓浩 秦飞 +2 位作者 吴道伟 李逵 代岩伟 《物理测试》 2025年第6期78-82,I0013,共6页
本研究聚焦于三维集成电路中硅通孔(TSV)铜填充材料的力学性能表征与反演问题。硅通孔铜(TSVCu)在热循环载荷下的力学响应直接影响封装结构的可靠性,而现有研究对其几何尺寸效应的系统分析相对缺乏。为此,本文通过将纳米压痕实验与有限... 本研究聚焦于三维集成电路中硅通孔(TSV)铜填充材料的力学性能表征与反演问题。硅通孔铜(TSVCu)在热循环载荷下的力学响应直接影响封装结构的可靠性,而现有研究对其几何尺寸效应的系统分析相对缺乏。为此,本文通过将纳米压痕实验与有限元反演相结合,系统研究了不同直径TSV-Cu在高温退火后的力学行为与微观机制。结果表明,TSV-Cu退火后弹性模量与纳米压痕硬度均与直径呈正相关。仿真反演结果表明,退火后屈服强度稳定于35 MPa,塑性行为趋于稳定。中等直径TSV-Cu纳米压痕(20μm)表现出较为均衡的力学性能(纳米压痕硬度1.62 GPa,弹性模量133.66 GPa)。微观结构分析表明,中等直径TSV-Cu更易发生晶粒粗化,具有更好的热机械可靠性。不同直径TSV-Cu展现的力学性能差异可为先进封装中TSV-Cu的选型与性能调控提供一定的依据。 展开更多
关键词 硅通孔铜(TSV-Cu) 直径 纳米压痕 有限元 力学性能
原文传递
纳米压痕法确定TSV-Cu的应力-应变关系 被引量:5
3
作者 秦飞 项敏 武伟 《金属学报》 SCIE EI CAS CSCD 北大核心 2014年第6期722-726,共5页
为得到硅通孔电镀填充铜(TSV-Cu)的力学性能,对TSV-Cu进行了Berkovich纳米压痕实验.基于Oliver-Pharr算法和连续刚度法确定TSV-Cu的弹性模量和硬度分别为155.47 GPa和2.47 GPa;采用有限元数值模拟对纳米压痕加载过程进行反演分析,通过... 为得到硅通孔电镀填充铜(TSV-Cu)的力学性能,对TSV-Cu进行了Berkovich纳米压痕实验.基于Oliver-Pharr算法和连续刚度法确定TSV-Cu的弹性模量和硬度分别为155.47 GPa和2.47 GPa;采用有限元数值模拟对纳米压痕加载过程进行反演分析,通过对比最大模拟载荷与最大实验载荷,确定TSV-Cu的特征应力和特征应变;由量纲函数确定的应变强化指数为0.4892;将上述实验结果代入幂强化模型中,确定TSV-Cu的屈服强度为47.91 MPa.最终确定了TSV-Cu的幂函数型弹塑性应力-应变关系. 展开更多
关键词 硅通孔电镀填充铜 纳米压痕 弹性模量 屈服强度 应变强化指数
原文传递
含TSV结构的3D封装多层堆叠Cu/Sn键合技术 被引量:4
4
作者 吕亚平 刘孝刚 +1 位作者 陈明祥 刘胜 《半导体技术》 CAS CSCD 北大核心 2014年第1期64-70,共7页
研究了利用Cu/Sn对含硅通孔(TSV)结构的多层芯片堆叠键合技术。采用刻蚀和电镀等工艺,制备出含TSV结构的待键合芯片,采用扫描电子显微镜(SEM)对TSV形貌和填充效果进行了分析。研究了Cu/Sn低温键合机理,对其工艺进行了优化,得到键合温度... 研究了利用Cu/Sn对含硅通孔(TSV)结构的多层芯片堆叠键合技术。采用刻蚀和电镀等工艺,制备出含TSV结构的待键合芯片,采用扫描电子显微镜(SEM)对TSV形貌和填充效果进行了分析。研究了Cu/Sn低温键合机理,对其工艺进行了优化,得到键合温度280℃、键合时间30 s、退火温度260℃和退火时间10 min的最佳工艺条件。最后重点分析了多层堆叠Cu/Sn键合技术,采用能谱仪(EDS)分析确定键合层中Cu和Sn的原子数比例。研究了Cu层和Sn层厚度对堆叠键合过程的影响,获得了10层芯片堆叠键合样品。采用拉力测试仪和四探针法分别测试了键合样品的力学和电学性能,同时进行了高温测试和高温高湿测试,结果表明键合质量满足含TSV结构的三维封装要求。 展开更多
关键词 三维封装 硅通孔(TSV) CU Sn低温键合 多层堆叠 系统封装
原文传递
硅通孔电镀填充铜的蠕变性能 被引量:1
5
作者 武伟 秦飞 +2 位作者 安彤 陈沛 宇慧平 《北京工业大学学报》 CAS CSCD 北大核心 2016年第6期837-842,共6页
为了研究TSV-Cu的蠕变性能,首先利用典型的TSV工艺制作了电镀Cu的TSV试样,然后利用纳米压痕法对TSV-Cu进行了压痕蠕变测试.采用恒加载速率/载荷与恒载荷法相结合的方式,对TSV-Cu的蠕变行为进行了研究,测量了TSV-Cu在不同压入应变速率和... 为了研究TSV-Cu的蠕变性能,首先利用典型的TSV工艺制作了电镀Cu的TSV试样,然后利用纳米压痕法对TSV-Cu进行了压痕蠕变测试.采用恒加载速率/载荷与恒载荷法相结合的方式,对TSV-Cu的蠕变行为进行了研究,测量了TSV-Cu在不同压入应变速率和最大压入深度条件下的蠕变行为.通过对保载阶段的数据进行处理,得到了不同加载条件下的蠕变速率敏感指数m.结果表明:压入应变速率和最大压入深度等加载条件对m的影响不很明显. 展开更多
关键词 硅通孔 TSV-Cu 纳米压痕 蠕变速率敏感指数
在线阅读 下载PDF
新型的3D堆叠封装制备工艺及其实验测试
6
作者 范汉华 成立 +2 位作者 植万江 王玲 伊廷荣 《半导体技术》 CAS CSCD 北大核心 2008年第5期409-413,共5页
为了满足超大规模集成电路(VLSI)芯片高性能、多功能、小尺寸和低功耗的需求,采用了一种基于贯穿硅通孔(TSV)技术的3D堆叠式封装模型。先用深反应离子刻蚀法(DRIE)形成通孔,然后利用离子化金属电浆(IMP)溅镀法填充通孔,最后... 为了满足超大规模集成电路(VLSI)芯片高性能、多功能、小尺寸和低功耗的需求,采用了一种基于贯穿硅通孔(TSV)技术的3D堆叠式封装模型。先用深反应离子刻蚀法(DRIE)形成通孔,然后利用离子化金属电浆(IMP)溅镀法填充通孔,最后用Cu/Sn混合凸点互连芯片和基板,从而形成了3D堆叠式封装的制备工艺样本。对该样本的接触电阻进行了实验测试,结果表明,100μm^2Cu/Sn混合凸点接触电阻约为6.7mΩ,高90μm的斜通孔电阻在20~30mΩ,该模型在高达10GHz的频率下具有良好的机械和电气性能。 展开更多
关键词 超大规模集成电路 3D堆叠式封装 铜互连 贯穿硅通孔
在线阅读 下载PDF
三维集成中的TSV技术 被引量:7
7
作者 张宁 《集成电路应用》 2017年第11期17-22,共6页
近几年,硅通孔(through-silicon vias,TSV)技术发展迅速,拥有着低功耗、小外形、高性能和高堆叠密度等优势的它得到工业界的广泛认可,具有延续摩尔定律发展的潜力。本文中作者介绍了TSV的工艺流程和关键技术,对蚀刻、分离、金属填充,以... 近几年,硅通孔(through-silicon vias,TSV)技术发展迅速,拥有着低功耗、小外形、高性能和高堆叠密度等优势的它得到工业界的广泛认可,具有延续摩尔定律发展的潜力。本文中作者介绍了TSV的工艺流程和关键技术,对蚀刻、分离、金属填充,以及铜暴露等重要工艺流程进行了详细描述。 展开更多
关键词 集成电路制造 硅通孔 刻蚀 铜填充 铜暴露
在线阅读 下载PDF
基于单轴微拉伸的TSV铜力学性能研究 被引量:1
8
作者 李君翊 汪红 +4 位作者 王溯 王慧颖 程萍 张振杰 丁桂甫 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2012年第2期184-189,I0004,I0005,共8页
电子产品的微型化趋势使芯片的三维集成概念应运而生,并通过硅通孔(TSV-through silicon via)技术得以实现.为了测试TSV中互连铜(Cu-TSV)的力学性能,提出了1个简便、易于操作的单轴微拉伸方法.利用有限元分析优化设计Cu-TSV微拉伸试样... 电子产品的微型化趋势使芯片的三维集成概念应运而生,并通过硅通孔(TSV-through silicon via)技术得以实现.为了测试TSV中互连铜(Cu-TSV)的力学性能,提出了1个简便、易于操作的单轴微拉伸方法.利用有限元分析优化设计Cu-TSV微拉伸试样的支撑框架结构,有效减小试样在制作及操作过程中的损伤;种子层采用溅射Ti膜取代传统的溅射Cr/Cu膜,减小了电镀过程中的应力,避免了对种子层碱性刻蚀时对试样的腐蚀;采用单轴微拉伸系统对优化设计与制备的Cu-TSV微拉伸试样进行测试.经测试得到的Cu-TSV的杨氏模量与抗拉强度为25.4~32.9GPa和574~764MPa. 展开更多
关键词 硅通孔 互连铜 微拉伸 微观力学性能
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部