期刊文献+
共找到46篇文章
< 1 2 3 >
每页显示 20 50 100
Punctured(2,1,N)系列卷积码的编码及其Viterbi译码的软件实现 被引量:7
1
作者 袁东风 李作为 张锋 《山东大学学报(理学版)》 CAS CSCD 北大核心 2002年第1期48-53,共6页
给出了由 (2 ,1,N)系列卷积码作为母码产生的punctured卷积码的编码及其Viterbi译码的软件实现方法 ,从而为各种不同码率的卷积码的编、译码给出了一种通用的实现方法 。
关键词 Punctured卷积码 移动衰落信道 多级编码分量码 差错控制 编码方法 Punctured(2 1 n)系列卷积码 viterbi译码 软件实现
在线阅读 下载PDF
基于DSP的Viterbi译码器 被引量:1
2
作者 方向前 魏平俊 《半导体技术》 CAS CSCD 北大核心 2005年第6期73-75,共3页
研究了数字信号处理(DSP)在移动通信中的应用,主要是Viterbi信道译码算法(VA)的DSP实现,在研究Viterbi译码算法原理的理论基础上,重点研究了DSP实现方法。
关键词 移动通信 DSP TMS320C54X芯片 viterbi译码
在线阅读 下载PDF
异步Viterbi解码器同步接口的设计
3
作者 黑勇 仇玉林 《固体电子学研究与进展》 CAS CSCD 北大核心 2003年第4期459-463,共5页
提出了一种利用异步 FIFO ( First In First Out)连接异步逻辑电路与同步逻辑电路的方法 ,并设计实现了相应的异步 FIFO电路 ,作为连接异步 viterbi解码器和其他同步逻辑电路的同步接口。对异步 FIFO的级数与异步 viterbi解码器内部的... 提出了一种利用异步 FIFO ( First In First Out)连接异步逻辑电路与同步逻辑电路的方法 ,并设计实现了相应的异步 FIFO电路 ,作为连接异步 viterbi解码器和其他同步逻辑电路的同步接口。对异步 FIFO的级数与异步 viterbi解码器内部的时序关系进行了分析。用逻辑仿真的动态时序分析表明 ,当同步电路时钟的周期大于 130 ns时 ,具有同步接口的异步 viterbi解码器可以与同步电路正常协同工作。具有简单接口电路的异步解码器 ,既能发挥异步电路功率效率高的优点 。 展开更多
关键词 异步viterbi解码器 同步接口 设计 FIFO 异步逻辑电路 连接原理 同步逻辑电路
在线阅读 下载PDF
基于FPGA的高速Viterbi译码器设计与实现 被引量:2
4
作者 阮铭 徐友云 宋文涛 《电讯技术》 北大核心 2001年第1期96-99,共4页
Viterbi算法是卷积码最常用的译码算法。在卷积码约束长度较大 ,译码时延要求较高的场合 ,如何实现低硬件复杂度的Viterbi译码器成为新的课题。本文提出新颖的Viterbi路径权重算法、双蝶形译码单元结构、高效的状态度量存储器等技术 ,使... Viterbi算法是卷积码最常用的译码算法。在卷积码约束长度较大 ,译码时延要求较高的场合 ,如何实现低硬件复杂度的Viterbi译码器成为新的课题。本文提出新颖的Viterbi路径权重算法、双蝶形译码单元结构、高效的状态度量存储器等技术 ,使Viterbi算法充分和FPGA灵活的片内存储和逻辑单元配置方法相结合 ,发挥出最佳效率。用本算法在 32MHz时钟下实现的 2 56状态Viterbi译码器译码速率可达 4 0 0Kbps以上 ,且仅占用很小的硬件资源 ,可以方便地和Turbo译码单元等集成在单片FPGA上 ,形成单片信道译码单元。 展开更多
关键词 viterbi译码器 信道译码器 FPGA 电路设计
在线阅读 下载PDF
基于FPGA的高速Viterbi译码器 被引量:4
5
作者 牛毅 马忠松 《国外电子测量技术》 2011年第8期63-65,共3页
分析了卷积编码和Viterbi译码的原理,详细描述了和硬件结构对应的各个功能模块的作用和工作方式。介绍了利用FPGA内的寄存器资源采用并行处理的译码方法,达到了较高的译码速率,并且在硬件资源允许的条件下,效率还可进一步提高。
关键词 信道编码 FPGA 维特比译码
在线阅读 下载PDF
电力光纤网中基于Viterbi的MLSE均衡器应用研究 被引量:2
6
作者 彭柏 李莉 +2 位作者 申惠琪 包正睿 吴润泽 《电力信息与通信技术》 2016年第2期66-70,共5页
针对电力光纤网中单模光纤的偏振模色散补偿器结构复杂、价格昂贵,以及色散综合效应造成的系统传输性能降低、误码率增加等缺点,文章提出了使用最大似然序列估计(Maximum Likelihood Sequence Estimation,MLSE)均衡器消除偏振模色散(Pol... 针对电力光纤网中单模光纤的偏振模色散补偿器结构复杂、价格昂贵,以及色散综合效应造成的系统传输性能降低、误码率增加等缺点,文章提出了使用最大似然序列估计(Maximum Likelihood Sequence Estimation,MLSE)均衡器消除偏振模色散(Polarization Mode Dispersion,PMD)引起的码间串扰,利用最大似然序列估计和维特比(Viterbi)译码提高均衡器性能,降低误码率和算法复杂度。仿真结果表明,随着信噪比的增加,文章提出的方法可以有效去除PMD效应,提高系统的传输性能,基本恢复出原始信号。 展开更多
关键词 偏振模色散 电力光纤网 信道均衡 维特比译码 误码率
在线阅读 下载PDF
自适应Viterbi译码器技术
7
作者 银庆宏 徐欣 +1 位作者 李楠 孙兆林 《微处理机》 2011年第3期27-30,共4页
随着现代通信技术的迅速发展,高速和高可靠性成为衡量信息传输质量的关键指标。信道编码技术能够对信道差错进行控制,降低误码率,实现可靠通信,具有重要的军事和民用意义。Viterbi译码算法及其实现技术是信道编码技术的一个重要组成部分... 随着现代通信技术的迅速发展,高速和高可靠性成为衡量信息传输质量的关键指标。信道编码技术能够对信道差错进行控制,降低误码率,实现可靠通信,具有重要的军事和民用意义。Viterbi译码算法及其实现技术是信道编码技术的一个重要组成部分,但是其存在自身的缺陷或不足。Viterbi译码算法的译码性能将会随着码的相关长度k增加而提高,但其实现的复杂度将以2k的比例增长。提出了一种自适应Viterbi译码算法——IAVA(Improved Adaptive Viterbi Algorithm)。该算法利用信噪比评估模块自适应地调整门限值的高低,并利用复杂度评估模块自适应地改变译码器的基状态数,从而合理利用硬件资源。当译码器工作于低信噪比环境中时门限被自动调高,保证译码性能的同时适当减少了译码器的复杂度;当工作于高信噪比环境中时门限被自动调低,此时译码器复杂度得到锐减,译码模式将切换到基-4模式从而提高了译码速度,因此在大动态信噪比环境下该算法具有优越的性能。 展开更多
关键词 信道编码 自适应viterbi译码 viterbi译码 卷积码
在线阅读 下载PDF
基于ADSP-BF533的卷积码Viterbi译码算法实现 被引量:1
8
作者 李军华 吴淑琴 《电子测量技术》 2010年第7期114-116,共3页
在通信系统中,接收机需要对信道编码进行译码,为了提高信道效率,一般采用具有纠错能力的纠错码来实现编码。在卫星通信中,一般采用卷积码内码和级联码外码联合纠错。首先叙述了卷积码的概念及其译码方法,接着对译码过程进行分析,提出了... 在通信系统中,接收机需要对信道编码进行译码,为了提高信道效率,一般采用具有纠错能力的纠错码来实现编码。在卫星通信中,一般采用卷积码内码和级联码外码联合纠错。首先叙述了卷积码的概念及其译码方法,接着对译码过程进行分析,提出了基于ADSP-BF533的实现方法,最后给出了实验方法及结果。 展开更多
关键词 信道编码 卷积码 维特比译码器
在线阅读 下载PDF
An Asynchronous Implementation of Add-Compare-Select Processor for Communication Systems
9
作者 赵冰 仇玉林 +1 位作者 吕铁良 黑勇 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2005年第5期886-892,共7页
A novel asynchronous ACS(add-compare-select) processor for Viterbi decoder is described.It is controlled by local handshake signals instead of the globe clock.The circuits of asynchronous adder unit,asynchronous compa... A novel asynchronous ACS(add-compare-select) processor for Viterbi decoder is described.It is controlled by local handshake signals instead of the globe clock.The circuits of asynchronous adder unit,asynchronous comparator unit,and asynchronous selector unit are proposed.A full-custom design of asynchronous 4-bit ACS processor is fabricated in CSMC-HJ 0.6μm CMOS 2P2M mixed-mode process.At a supply voltage of 5V,when it operates at 20MHz,the power consumption is 75.5mW.The processor has no dynamic power consumption when it awaits an opportunity in sleep mode.The results of performance test of asynchronous 4-bit ACS processor show that the average case response time 19.18ns is only 82% of the worst-case response time 23.37ns.Compared with the synchronous 4-bit ACS processor in power consumption and performance by simulation,it reveals that the asynchronous ACS processor has some advantages than the synchronous one. 展开更多
关键词 asynchronous circuits viterbi decoder ACS response time
在线阅读 下载PDF
用0.8μm工艺技术设计的65-kb BiCMOS SRAM 被引量:4
10
作者 董素玲 成立 +1 位作者 王振宇 高平 《半导体技术》 CAS CSCD 北大核心 2003年第6期44-48,共5页
设计了一种65-kb BiCMOS静态随机存取存储器(SRAM)的存储单元及其外围电路,提出了采用先进的0.8mm BiCMOS工艺,制作所设计SRAM的一些技术要点。实验结果表明,所设计的BiCMOSSRAM,其电源电压可低于3V,它既保留了CMOS SRAM低功耗、高集成... 设计了一种65-kb BiCMOS静态随机存取存储器(SRAM)的存储单元及其外围电路,提出了采用先进的0.8mm BiCMOS工艺,制作所设计SRAM的一些技术要点。实验结果表明,所设计的BiCMOSSRAM,其电源电压可低于3V,它既保留了CMOS SRAM低功耗、高集成密度的长处,又获得了双极型(Bipolar)电路快速、大电流驱动能力的优点,因此,特别适用于高速缓冲静态存储系统和便携式数字电子设备中。 展开更多
关键词 0.8μm工艺技术 静态随机存取存储器 BICMOS SRAM 双极互补金属氧化物半导体器件 输入/输出电路 地址译码器
在线阅读 下载PDF
恶劣电力线信道中的SOQPSK-MIL调制方法 被引量:2
11
作者 王永建 许俊峰 +1 位作者 周渊 云晓春 《南京理工大学学报》 EI CAS CSCD 北大核心 2012年第1期61-65,共5页
为了能够更好地在恶劣电力线信道中传输信号,该文提出了一种新的整形偏移四相相移键控-军用(Shaped-offset quadrature phase-shift keying-Military,SOQPSK-MIL)调制方法。该调制算法中调制信号的波形与原有的Simon定义的16个波形相比... 为了能够更好地在恶劣电力线信道中传输信号,该文提出了一种新的整形偏移四相相移键控-军用(Shaped-offset quadrature phase-shift keying-Military,SOQPSK-MIL)调制方法。该调制算法中调制信号的波形与原有的Simon定义的16个波形相比,在一个符号时间内波形的可能性只有8种。在解调过程中滤波器的个数减少为原来的一半,大大降低解调的复杂度,误码性能没有发生变化。给出了新的SOQPSK-MIL调制方法的解调过程。结合多径干扰条件下的电力线通信环境,可知该调制算法较适合在恶劣信道中使用。 展开更多
关键词 电力线信道 整形偏移四相相移键控-军用 网格图 维特比译码
在线阅读 下载PDF
多序列跳频系统及其在瑞利衰落信道下性能分析 被引量:2
12
作者 赵寰 全厚德 崔佩璋 《信号处理》 CSCD 北大核心 2013年第8期1077-1083,共7页
差分跳频中,用户数据对频率选择的约束性比较弱。对此本文提出多序列跳频(MSFH)系统,其发送频率不仅是用户数据的函数,也受同步跳频序列严格约束,因此可以采用窄带接收更好地抑制带外干扰。具体地,数据分组从一簇相互正交的跳频序列中... 差分跳频中,用户数据对频率选择的约束性比较弱。对此本文提出多序列跳频(MSFH)系统,其发送频率不仅是用户数据的函数,也受同步跳频序列严格约束,因此可以采用窄带接收更好地抑制带外干扰。具体地,数据分组从一簇相互正交的跳频序列中选出一个序列,该序列的当前频率由射频端直接发送,而无需对发送信号进行调制。得到了瑞利衰落信道中,未编码和采用卷积编码-硬/软判决Viterbi译码时MSFH符号误码率性能。计算和仿真表明,在相同编码增益下,MSFH误码率低于常规跳频系统;与差分跳频译码复杂度相当时,MSFH性能亦具有一定优势。 展开更多
关键词 多序列跳频 卷积码 viterbi译码 瑞利衰落信道
在线阅读 下载PDF
一种基于SOVA的改进的Turbo码译码方案 被引量:3
13
作者 徐澄圻 陈晶沪 《通信学报》 EI CSCD 北大核心 1999年第12期1-8,共8页
本文在研究Turbo 码反向SOVA(Soft-Output ViterbiAlgorithm )译码性能的基础上,提出了一种同时利用正向和反向SOVA译码软输出信息的基于SOVA 的改进译码结构及其相应的软输出修正公式... 本文在研究Turbo 码反向SOVA(Soft-Output ViterbiAlgorithm )译码性能的基础上,提出了一种同时利用正向和反向SOVA译码软输出信息的基于SOVA 的改进译码结构及其相应的软输出修正公式。计算机模拟结果表明,所提出的改进方案与传统的SOVA算法相比,其译码性能有明显的改善。 展开更多
关键词 信道编码 TURBO码 译码 SOVA
在线阅读 下载PDF
TD-SCDMA系统中维特比译码器的硬件实现 被引量:4
14
作者 钟文枫 郑建宏 《重庆邮电学院学报(自然科学版)》 2005年第4期385-387,515,共4页
TD-SCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一,维特比译码器是一种人们广泛采用的卷积编码的解码器;通过分析卷积编码及维特比译码的过程,介绍了一种适合TD-SCDMA系统中软判决维特比译码器实现的硬件结构,此结构也适用... TD-SCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一,维特比译码器是一种人们广泛采用的卷积编码的解码器;通过分析卷积编码及维特比译码的过程,介绍了一种适合TD-SCDMA系统中软判决维特比译码器实现的硬件结构,此结构也适用于WCDMA等无线通信系统的维特比译码器的设计。 展开更多
关键词 TD—SCDMA 信道编码 维特比译码器 FPGA ASIC
在线阅读 下载PDF
一种删余卷积编解码的RTL实现 被引量:1
15
作者 安勇 牟容增 +1 位作者 曹晓林 阎跃鹏 《微电子学与计算机》 CSCD 北大核心 2008年第8期106-109,共4页
提出了一种应用于基于退役通讯卫星的浮标定位信息回传通讯系统的删余卷积编解码方案.给出了RTL代码的功能仿真结果和性能分析,并且已经成功应用于实际系统.该方案利用对存储器的乒乓读写来完成路径和节点权重的更新,大大降低了硬件资... 提出了一种应用于基于退役通讯卫星的浮标定位信息回传通讯系统的删余卷积编解码方案.给出了RTL代码的功能仿真结果和性能分析,并且已经成功应用于实际系统.该方案利用对存储器的乒乓读写来完成路径和节点权重的更新,大大降低了硬件资源的占用,同时还巧妙的使用了帧尾,降低了设计复杂度. 展开更多
关键词 信道编码 删余 卷积码 viterbi译码 乒乓读写
在线阅读 下载PDF
采用多输入浮栅MOS器件的四值编-译码电路设计 被引量:1
16
作者 杭国强 聂莹莹 金心宇 《固体电子学研究与进展》 CAS CSCD 北大核心 2007年第3期421-426,共6页
提出一种采用多输入浮栅MOS管设计具有可控阈值功能的电压型多值逻辑电路的方法.对每个浮栅MOS管的逻辑功能均采用传输开关运算予以表示以实现有效综合。在此基础上提出了一种新的电压型多输入浮栅MOS四值编码器和译码器设计。所提出的... 提出一种采用多输入浮栅MOS管设计具有可控阈值功能的电压型多值逻辑电路的方法.对每个浮栅MOS管的逻辑功能均采用传输开关运算予以表示以实现有效综合。在此基础上提出了一种新的电压型多输入浮栅MOS四值编码器和译码器设计。所提出的电路在结构上得到了非常明显的简化,并可采用标准的双层多晶硅CMOS工艺予以实现。此外,这些电路具有逻辑摆幅完整、延迟小等特点。采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性。 展开更多
关键词 多值逻辑 浮栅金属氧化物半导体器件 控阈技术 编码-译码电路
在线阅读 下载PDF
基于硬件可编程思想的数字电路教学 被引量:1
17
作者 刘彩虹 纪金水 《计算机教育》 2009年第13期107-109,共3页
可编程逻辑器件的出现,使得传统的数字系统设计方法发生了根本的改变,所以数字电路课程的教学也需要进行改革。本文通过实例介绍了可编程的思想在数字电路理论教学、实验教学以及课程设计中的具体应用,并具体分析了将可编程思想引入数... 可编程逻辑器件的出现,使得传统的数字系统设计方法发生了根本的改变,所以数字电路课程的教学也需要进行改革。本文通过实例介绍了可编程的思想在数字电路理论教学、实验教学以及课程设计中的具体应用,并具体分析了将可编程思想引入数字电路课程教学中的优点。 展开更多
关键词 可编程器件 译码器 数字电路 教学
在线阅读 下载PDF
W-CDMA系统中维特比译码器的FPGA实现 被引量:1
18
作者 钟文枫 郑建宏 《西安邮电学院学报》 2005年第3期27-30,共4页
W-CDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一,维特比译码器是被一种人们广泛采用的卷积编码的解码器;本文通过分析卷积编码及维特比译码的过程,介绍一种适合WCDMA系统中软判决维特比译码器实现的硬件结构。
关键词 W-CDMA 信道编码 维特比译码器 FPGA ASIC
在线阅读 下载PDF
COFDM数字电视广播系统中使用CSI的维特比译码器 被引量:1
19
作者 李光球 《电视技术》 北大核心 2000年第3期14-16,共3页
介绍比特交织格状编码调制 MQAM的编译码原理,软判决译码中使用信道状态信息(CSI)是COFDM在频率选择性衰落和干扰下获得优异性能的关键。研究COFDM数字TV广播系统中使用CSI的维特比译码器的一种实现方法。
关键词 数字电视 电视广播系统 格状编码调制
在线阅读 下载PDF
大功率开关磁阻电机调速系统的研究与设计 被引量:2
20
作者 张健 孙玉坤 《江苏理工大学学报(自然科学版)》 1998年第5期66-72,共7页
介绍一种功率较大、负载强度变化的开关磁阻电机调速系统,论述了电机主电路的结构和计算机的接口与控制,给出功率变换器、GTO驱动电路和控制系统的硬件电路及实验结果.
关键词 磁阻电动机 功率变换器 控制装置 调速系统
在线阅读 下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部