期刊文献+
共找到114篇文章
< 1 2 6 >
每页显示 20 50 100
Chiplet互联技术与应用研究
1
作者 汪功兵 张璐 《中国集成电路》 2025年第11期11-21,共11页
在当代微电子学领域,小芯片(Chiplet)互连技术提供了一种创新途径,将大芯片拆分为功能相对独立的晶片(Die),再通过互联线进行连接,从而组成一颗大芯片。互联技术用以解决高算力芯片在拆分、拼接与整合过程中的片间通信问题,Die之间的互... 在当代微电子学领域,小芯片(Chiplet)互连技术提供了一种创新途径,将大芯片拆分为功能相对独立的晶片(Die),再通过互联线进行连接,从而组成一颗大芯片。互联技术用以解决高算力芯片在拆分、拼接与整合过程中的片间通信问题,Die之间的互联效率将直接影响整芯片的性能指标。当融合来自多个制造商研发的Die知识产权(IP)时,一个统一、标准化且高效的接口互连协议是实现Die之间高效通信的基本要求。本文深入分析了国内外Chiplet互连技术方案,并对业内提出的互连标准进行了详细的比较和差异分析。此外,本文还分析了Chiplet互连技术在实际应用中的表现,通过分析具体的应用实例,进一步识别了其在不同领域内的实际互联效果。通过对这些资料的系统性整理与深入分析,可以为Chiplet互连技术的未来发展路径提供理论依据和实践指导。期望通过本研究的分析,能够加速Chiplet互连技术的标准化,促进不同制造商间的技术协同和合作,共同助力使其迈向更加繁荣的未来。 展开更多
关键词 chiplet 高算力 DIE 互联技术
在线阅读 下载PDF
探索分布式仿真方法加速Chiplet系统级验证
2
作者 徐加山 何金鑫 +1 位作者 刘红云 徐志磊 《电子技术应用》 2025年第8期35-39,共5页
随着人工智能(AI)和高性能计算领域对芯片算力需求的增长,Chiplet方案正日益受到行业重视。然而Multi-Die系统复杂性和规模的扩大导致仿真消耗服务器资源大、验证交付周期延长等。为解决这些问题,分析了传统的三步法和Socket验证方法,... 随着人工智能(AI)和高性能计算领域对芯片算力需求的增长,Chiplet方案正日益受到行业重视。然而Multi-Die系统复杂性和规模的扩大导致仿真消耗服务器资源大、验证交付周期延长等。为解决这些问题,分析了传统的三步法和Socket验证方法,重点探索了Cadence分布式仿真方案,基于某实际Chiplet项目将系统级仿真任务分解成多个子Die并行执行的仿真实例,从服务器内存、跨服务器通信延迟、同步时间精准调控、信号连接开始时间及信号连接数量等多个方面探索了分布式仿真提效的措施,实现了超大规模Chiplet系统级RTL仿真和回归效率提升。 展开更多
关键词 chiplet架构 系统级验证 分布式仿真技术
在线阅读 下载PDF
基于UCIe的一种低延时Chiplet接口设计 被引量:1
3
作者 秦和洋 唐磊 +1 位作者 匡乃亮 梁勇 《微电子学与计算机》 2025年第3期110-116,共7页
近年来,芯粒作为通过工艺改进来解决摩尔定律失效的一种方法被越来越多的人关注。通用芯粒互连协议(Universal Chiplet Interconnect Express,UCIe)的提出为芯粒之间的互连接口标准提供了解决方案。由于在UCIe有大量的协议判断的信号,... 近年来,芯粒作为通过工艺改进来解决摩尔定律失效的一种方法被越来越多的人关注。通用芯粒互连协议(Universal Chiplet Interconnect Express,UCIe)的提出为芯粒之间的互连接口标准提供了解决方案。由于在UCIe有大量的协议判断的信号,会造成一些额外的延时,会影响在各个芯粒之间的传输效率。为此,通过优化UCIe协议,将协议层设置为默认的PCIe协议,使得两个支持PCIe接口的芯粒直接进行数据传输。采用硬件描述语言Verilog HDL设计并实现了该结构。仿真结果表明,在整个结构正常运行过程中,改进后的结构展现出了更加优异的性能,协议层可以降低大约90%的延时。 展开更多
关键词 芯粒 UCIe PCIE 原型验证
在线阅读 下载PDF
一种适用于Chiplet测试的通用测试访问端口控制器电路设计 被引量:2
4
作者 蔡志匡 周国鹏 +2 位作者 宋健 王子轩 郭宇锋 《电子与信息学报》 EI CSCD 北大核心 2023年第5期1593-1601,共9页
在后摩尔时代里,Chiplet是当前最火热的异构芯片集成技术,具有复杂的多芯粒堆叠结构等特点。为了解决Chiplet在不同堆叠结构中的芯粒绑定后测试问题,基于IEEE 1838标准协议,该文提出一种适用于Chiplet测试的通用测试访问端口控制器(UTA... 在后摩尔时代里,Chiplet是当前最火热的异构芯片集成技术,具有复杂的多芯粒堆叠结构等特点。为了解决Chiplet在不同堆叠结构中的芯粒绑定后测试问题,基于IEEE 1838标准协议,该文提出一种适用于Chiplet测试的通用测试访问端口控制器(UTAPC)电路。该电路在传统测试访问端口(TAP)控制器的基础上设计了Chiplet专用有限状态机(CDFSM),增加了Chiplet测试路径配置寄存器和Chiplet测试接口电路。在CDFSM产生的配置寄存器控制信号作用下,通过Chiplet测试路径配置寄存器输出的配置信号来控制Chiplet测试接口电路以设置Chiplet的有效测试路径,实现跨层访问芯粒。仿真结果表明,所提UTAPC电路适用于任意堆叠结构的Chiplet的可测试性设计,可以有效地选择芯粒的测试,还节省了测试端口和测试时间资源并提升了测试效率。 展开更多
关键词 3维集成电路 chiplet 中介层 可测试性设计 IEEE 1838标准协议
在线阅读 下载PDF
Chiplet的现状和需要解决的问题 被引量:13
5
作者 李应选 《微电子学与计算机》 2022年第5期1-9,共9页
随着集成电路的集成度和复杂度不断提高,SoC的设计和制造费用急剧攀升,导致摩尔定律难以维持,Chiplet概念受到了业界和用户的重视.本文首先介绍了Chiplet的发展历史与技术特点,并结合当前行业发展现状,列举了典型国际厂商,如Intel、AMD... 随着集成电路的集成度和复杂度不断提高,SoC的设计和制造费用急剧攀升,导致摩尔定律难以维持,Chiplet概念受到了业界和用户的重视.本文首先介绍了Chiplet的发展历史与技术特点,并结合当前行业发展现状,列举了典型国际厂商,如Intel、AMD、TSMC、IMEC,在Chiplet领域的研究方向、技术问题以及解决方法.其中,着重分析了TSMC作为芯片代工厂商代表,其发展路线及研究方式,以及IMEC作为互连工艺开发代表在相关技术上的进步.其次,将不同厂商所面临的问题总结为EDA工具、互连技术、测试、标准四大类,并分别进行了讨论.随后,对Chiplet将来可能存在的可靠性、安全性问题进行了进一步探索.最后,通过Chiplet的发展历史、典型案例的分析总结,对Chiplet将来的研究给出了相关的建议. 展开更多
关键词 chiplet 成本 分解SoC 3D封装 标准
在线阅读 下载PDF
Chiplet大功率测试需求对测试装备技术挑战研究
6
作者 钟锋浩 《电子工业专用设备》 2025年第2期1-5,共5页
集成电路技术的发展不仅仅是工艺制程线宽越来越小,设计、IP、封装、测试等技术也在不断取得进步,芯粒技术是对EDA设计、制造、封装、测试等方面最为显著的技术推动,也是对摩尔定律的后摩尔时代延续,但同时也对各阶段流程带来了新的技... 集成电路技术的发展不仅仅是工艺制程线宽越来越小,设计、IP、封装、测试等技术也在不断取得进步,芯粒技术是对EDA设计、制造、封装、测试等方面最为显著的技术推动,也是对摩尔定律的后摩尔时代延续,但同时也对各阶段流程带来了新的技术挑战。通过研究芯粒技术对测试带来的挑战,重点研究和分享对其中之一的大功率测试需求对测试机和分选机相应的解决途径和思路。 展开更多
关键词 集成电路 芯粒 测试技术 大电流 散热控制
在线阅读 下载PDF
Chiplet基三维集成技术与集成微系统的新进展 被引量:3
7
作者 赵正平 《微纳电子技术》 CAS 北大核心 2023年第4期477-495,共19页
集成电路在后摩尔时代的发展呈现出多模式创新的特点。综述了后摩尔时代中一大创新发展热点,即chiplet基3D集成技术与集成微系统的最新进展。综述并分析了当今chiplet基3D集成技术的关键技术的发展现状与趋势,包含3D集成技术、chiplet... 集成电路在后摩尔时代的发展呈现出多模式创新的特点。综述了后摩尔时代中一大创新发展热点,即chiplet基3D集成技术与集成微系统的最新进展。综述并分析了当今chiplet基3D集成技术的关键技术的发展现状与趋势,包含3D集成技术、chiplet之间的宽带互连、布局布线与时钟同步、热管理、计算机辅助设计(CAD)等方面的创新。并展现了基于这些关键技术的突破,集成微系统的新进展,包含高性能计算多核处理器、神经网络计算处理器、神经网络加速器、射频微系统和光电微系统的创新。集成微系统已进入智能微系统新发展阶段。 展开更多
关键词 chiplet 3D集成 集成微系统 宽带互连 时钟 热管理 计算机辅助设计(CAD)
原文传递
Chiplet基三维集成技术与集成微系统的新进展(续) 被引量:2
8
作者 赵正平 《微纳电子技术》 CAS 北大核心 2023年第5期641-657,共17页
集成电路在后摩尔时代的发展呈现出多模式创新的特点。综述了后摩尔时代中一大创新发展热点,即chiplet基3D集成技术与集成微系统的最新进展。综述并分析了当今chiplet基3D集成技术的关键技术的发展现状与趋势,包含3D集成技术、chiplet... 集成电路在后摩尔时代的发展呈现出多模式创新的特点。综述了后摩尔时代中一大创新发展热点,即chiplet基3D集成技术与集成微系统的最新进展。综述并分析了当今chiplet基3D集成技术的关键技术的发展现状与趋势,包含3D集成技术、chiplet之间的宽带互连、布局布线与时钟同步、热管理、计算机辅助设计(CAD)等方面的创新。并展现了基于这些关键技术的突破,集成微系统的新进展,包含高性能计算多核处理器、神经网络计算处理器、神经网络加速器、射频微系统和光电微系统的创新。集成微系统已进入智能微系统新发展阶段。 展开更多
关键词 chiplet 3D集成 集成微系统 宽带互连 时钟 热管理 计算机辅助设计(CAD)
原文传递
面向Chiplet集成的三维互连硅桥技术 被引量:4
9
作者 赵瑾 于大全 秦飞 《电子与封装》 2024年第6期1-11,I0003,共12页
摩尔定律的发展速度放缓和集成电路产品应用的多元化趋势,共同推动了先进封装技术的快速发展。先进互连技术是先进封装的核心,在高速、高频传输、功耗、超细节距互连以及系统集成能力等方面均展现出显著优势。硅桥技术作为Chiplet以及... 摩尔定律的发展速度放缓和集成电路产品应用的多元化趋势,共同推动了先进封装技术的快速发展。先进互连技术是先进封装的核心,在高速、高频传输、功耗、超细节距互连以及系统集成能力等方面均展现出显著优势。硅桥技术作为Chiplet以及异构集成封装的重要解决方案,可以以较低的成本实现多芯片间的局部高密度互连,在处理器、存储器、射频器件中被广泛应用。介绍了业界主流的硅桥技术,并对硅桥技术的结构特点和关键技术进行了分析和总结。深入讨论了硅桥技术的发展趋势及挑战,为相关领域的进一步发展提供参考。 展开更多
关键词 先进互连技术 chiplet 硅桥技术 高密度互连
在线阅读 下载PDF
Chiplet技术发展现状 被引量:12
10
作者 项少林 郭茂 +9 位作者 蒲菠 方刘禄 刘淑娟 王少勇 孔宪伟 郑拓 刘军 赵明 郝沁汾 孙凝晖 《科技导报》 CAS CSCD 北大核心 2023年第19期113-131,共19页
Chiplet(芯粒)技术是近年来兴起的新一代集成电路技术,因其具有提升良率、突破光罩极限、芯片架构灵活、芯片组件技术供应货架化等特点,受到产业界的广泛重视。为进一步推动chiplet技术在中国的发展,梳理了chiplet技术的应用场景,分析了... Chiplet(芯粒)技术是近年来兴起的新一代集成电路技术,因其具有提升良率、突破光罩极限、芯片架构灵活、芯片组件技术供应货架化等特点,受到产业界的广泛重视。为进一步推动chiplet技术在中国的发展,梳理了chiplet技术的应用场景,分析了chiplet中的各种核心组件技术,阐述了在chiplet技术开发中可能出现的各种技术挑战,回顾了中国chiplet标准的发展情况,最后针对中国发展chiplet技术提出了建议。 展开更多
关键词 chiplet技术 芯粒互连接口 先进封装 多物理场电子辅助设计 信号与电源完整性
原文传递
一种基于Chiplet集成技术的超高阶路由器设计 被引量:2
11
作者 梁崇山 戴艺 徐炜遐 《计算机工程与科学》 CSCD 北大核心 2022年第2期207-213,共7页
高带宽、低延迟的高阶路由器对于构建大规模可扩展的互连网络有着重要的作用,但是受限于单个路由芯片设计复杂度的不断增加以及摩尔定律、登纳德缩放定律的放缓与停滞,在单个路由芯片上扩展更多的端口数将变得越来越难。Chiplet将多个... 高带宽、低延迟的高阶路由器对于构建大规模可扩展的互连网络有着重要的作用,但是受限于单个路由芯片设计复杂度的不断增加以及摩尔定律、登纳德缩放定律的放缓与停滞,在单个路由芯片上扩展更多的端口数将变得越来越难。Chiplet将多个裸片以特定的方式集成在一个高级封装内,形成具有特定功能的大芯片,以此解决芯片设计中涉及的规模、研制成本和周期等方面的问题。根据Chiplet集成技术的思想,利用已有的路由芯片,提出了一种基于Chiplet的128端口高阶路由器,这种高阶路由器内部是一个由多个Switch Die以二层胖树拓扑构成的网络。通过实际的RTL级代码仿真测试,对比于单芯片的高阶路由器设计方式,所设计的路由器在扩展了更多端口数的同时,还能够达到较好的性能。 展开更多
关键词 高阶路由器 chiplet 互连网络
在线阅读 下载PDF
2.5D Chiplet封装结构的热应力研究 被引量:4
12
作者 张中 乔新宇 +3 位作者 龙欣江 谢雨龙 龚臻 张志强 《传感技术学报》 CAS CSCD 北大核心 2023年第7期1024-1031,共8页
开展了一种2.5D Chiplet封装结构的热应力研究,形成了一套适用于先进封装的设计理论方法,从而显著提升Chiplet封装性能和降低成本。根据实际生产要求,选择芯片表面应力、底部填充胶应力和封装翘曲三个关键封装性能作为优化目标。首先建... 开展了一种2.5D Chiplet封装结构的热应力研究,形成了一套适用于先进封装的设计理论方法,从而显著提升Chiplet封装性能和降低成本。根据实际生产要求,选择芯片表面应力、底部填充胶应力和封装翘曲三个关键封装性能作为优化目标。首先建立了Chiplet封装模型,采用COMSOL进行有限元仿真,揭示了底部填充胶材料选型、两芯片间底部填充胶高度、塑封料和芯片高度三个参数对上述封装性能的影响规律。然后通过正交试验设计方法获得仿真数据,并基于极差分析法处理相关数据,分析各参数影响因素对优化目标的影响程度,进而获得2.5D Chiplet封装结构的最优参数。最后将优化后Chiplet封装模型通过仿真进行验证,结果表明该封装结构中芯片表面平均应力减小为93%,底部填充胶峰值应力减小为86%,和封装翘曲减低为96%,从而验证了设计的有效性。 展开更多
关键词 2.5D chiplet封装 热应力 封装翘曲 底部填充胶 正交试验 极差分析
在线阅读 下载PDF
Chiplet技术研究与展望 被引量:24
13
作者 蒋剑飞 王琴 +1 位作者 贺光辉 毛志刚 《微电子学与计算机》 2022年第1期1-6,共6页
近年来,摩尔定律的脚步放缓,先进工艺下的芯片制造成本越来越高,如何在合理成本控制下,保持原来的发展步伐成为半导体产业面临的重要问题,Chiplet技术作为一种可以延续摩尔定律的解决方案受到行业重视,但其广泛使用还存在诸多的问题.本... 近年来,摩尔定律的脚步放缓,先进工艺下的芯片制造成本越来越高,如何在合理成本控制下,保持原来的发展步伐成为半导体产业面临的重要问题,Chiplet技术作为一种可以延续摩尔定律的解决方案受到行业重视,但其广泛使用还存在诸多的问题.本文从Chiplet技术的集成、互连和设计流程等角度分析其特点和面临的挑战.首先,比较当前不同类型基板上Chiplet技术的主要性能和成本特点,展望未来可能的集成方案.其次,基于并行和串行互连原理,对比当前主要Chiplet互连方案的参数与性能,提出面向Chiplet之间高速低功耗互连的可能方法.最后,提出了改进Chiplet设计流程的必要性和可能性.以上研究表明Chiplet技术需要基于成本考虑选择合适的集成工艺方案,并根据集成工艺来探索高速低功耗互连方法,也迫切需要制定互连标准来推动该技术的普及应用,Chiplet技术的设计流程中也需要引入新的工具和设计方法. 展开更多
关键词 芯粒 集成技术 互连 设计流程
在线阅读 下载PDF
Chiplet晶圆混合键合技术研究现状与发展趋势 被引量:3
14
作者 王成君 张彩云 +4 位作者 张辉 刘红雨 薛志平 李早阳 乔丽 《电子工艺技术》 2024年第4期6-11,共6页
半导体产业对国防安全和国民经济发展意义重大,高端半导体装备也是国外对华技术封锁的重点领域。混合键合技术作为微电子封装和先进制造领域的一种新型连接技术,已经成为实现芯片堆叠、未来3D封装的一项关键技术,是实现高性能、高密度... 半导体产业对国防安全和国民经济发展意义重大,高端半导体装备也是国外对华技术封锁的重点领域。混合键合技术作为微电子封装和先进制造领域的一种新型连接技术,已经成为实现芯片堆叠、未来3D封装的一项关键技术,是实现高性能、高密度和低功耗芯片设计的关键技术之一。分析了Chiplet晶圆混合键合技术应用背景,梳理了典型工艺及设备研究的现状,并展望了晶圆混合键合技术发展趋势。 展开更多
关键词 晶圆键合 混合键合 异质异构 直接键合 chiplet
在线阅读 下载PDF
ChipletNP:基于芯粒的敏捷可定制网络处理器架构 被引量:3
15
作者 李韬 杨惠 +2 位作者 厉俊男 刘汝霖 孙志刚 《计算机研究与发展》 EI CSCD 北大核心 2024年第12期2952-2968,共17页
5G,8K视频等新业务类型不断涌现,使得网络处理器(network processor,NP)的应用场景日趋复杂多样.为满足多样化网络应用在性能、灵活性以及服务质量保证等方面的差异化需求,传统NP试图在片上系统(system on chip,SoC)上集成大量处理器核... 5G,8K视频等新业务类型不断涌现,使得网络处理器(network processor,NP)的应用场景日趋复杂多样.为满足多样化网络应用在性能、灵活性以及服务质量保证等方面的差异化需求,传统NP试图在片上系统(system on chip,SoC)上集成大量处理器核、高速缓存、加速器等异质处理资源,提供面向多样化应用场景的敏捷可定制能力.然而,随着摩尔定律和登纳德缩放定律失效问题的逐渐凸显,单片NP芯片研制在研发周期、成本、创新迭代等方面面临巨大挑战,越来越难以为继.针对上述问题,提出新型敏捷可定制NP架构ChipletNP,基于芯粒化(Chiplet)技术解耦异质资源,在充分利用成熟芯片产品及工艺的基础上,通过多个芯粒组合,满足不同应用场景下NP的快速定制和演化发展需求.基于ChipletNP设计实现了一款集成商用CPU、FPGA(field programmable gate array)和自研敏捷交换芯粒的银河衡芯敏捷NP芯片(YHHX-NP).基于该芯片的应用部署与实验结果表明,ChipletNP可支持NP的快速敏捷定制,能够有效承载SRv6(segment routing over IPv6)等新型网络协议与网络功能部署.其中,核心的敏捷交换芯粒相较于同级商用芯片能效比提升2倍以上,延迟控制在2.82μs以内,可以有效支持面向NP的Chiplet统一通信与集成. 展开更多
关键词 网络处理器 芯粒技术 敏捷交换 分组处理 异构资源
在线阅读 下载PDF
Chiplet关键技术与挑战 被引量:14
16
作者 李乐琪 刘新阳 庞健 《中兴通讯技术》 2022年第5期57-62,共6页
半导体产业正在进入后摩尔时代,Chiplet应运而生。介绍了Chiplet技术现状与接口标准,阐述了应用于Chiplet的先进封装种类:多芯片模块(MCM)封装、2.5D封装和3D封装,并从技术特征、应用场景等方面介绍了这些封装技术的进展。提出了未来发... 半导体产业正在进入后摩尔时代,Chiplet应运而生。介绍了Chiplet技术现状与接口标准,阐述了应用于Chiplet的先进封装种类:多芯片模块(MCM)封装、2.5D封装和3D封装,并从技术特征、应用场景等方面介绍了这些封装技术的进展。提出了未来发展Chiplet的重要性和迫切性,认为应注重生态建设,早日建立基于Chiplet的技术标准。 展开更多
关键词 chiplet 2.5D封装 3D封装 先进封装
在线阅读 下载PDF
基于硅基板专用TAP控制器的Chiplet测试电路 被引量:1
17
作者 蔡志匡 周国鹏 +3 位作者 宋健 王子轩 肖建 郭宇锋 《固体电子学研究与进展》 CAS 北大核心 2022年第5期382-387,共6页
针对2.5D Chiplet中芯粒键合后的测试需求,在传统2D集成电路测试方法基础上,提出了一种基于硅基板专用测试访问端口(Test access port,TAP)控制器的Chiplet测试电路,该电路包括硅基板专用TAP控制器、硅基板测试接口电路和芯粒测试输出... 针对2.5D Chiplet中芯粒键合后的测试需求,在传统2D集成电路测试方法基础上,提出了一种基于硅基板专用测试访问端口(Test access port,TAP)控制器的Chiplet测试电路,该电路包括硅基板专用TAP控制器、硅基板测试接口电路和芯粒测试输出控制电路。其中,硅基板专用TAP控制器在传统TAP控制器的基础上增加了一个自定义的测试数据寄存器及对应指令,其输出控制信号可以灵活选择单个或多个芯粒进行测试。仿真结果表明,提出的测试电路可以解决2.5D Chiplet键合后测试控制问题,其并行测试大大缩短了测试时间,并且外部测试端口数量仅为5个。 展开更多
关键词 可测性设计 2.5D集成电路 芯粒 硅基板
原文传递
未来的chiplet技术:封装、互连与电源供给 被引量:3
18
作者 曹炜 罗多纳 +3 位作者 尹海丰 范纯磊 程航 杨蕾 《微纳电子与智能制造》 2022年第4期25-33,共9页
Chiplet技术是集成电路在后摩尔时代重要的发展方向,其灵活性高、成本低的优势受到业界的广泛关注。Chiplet技术尚处于大规模应用的初期阶段,进一步的发展面临两大挑战:不同芯片之间的互连与高效电源供给。本文从封装、互连、电源3个关... Chiplet技术是集成电路在后摩尔时代重要的发展方向,其灵活性高、成本低的优势受到业界的广泛关注。Chiplet技术尚处于大规模应用的初期阶段,进一步的发展面临两大挑战:不同芯片之间的互连与高效电源供给。本文从封装、互连、电源3个关键技术出发,探讨了2D/2.5D封装形式的特点与应用,比较了串行与并行两种互连方案的优缺点并提出了协同设计与优化的思路,总结了技术方案,介绍了片上低压差线性稳压器、集成式稳压器等3种电源供给方案。本文结合对chiplet在业界最新应用如Zen架构、UCIe协议等的分析,指出了未来chiplet技术的发展方向与路线。 展开更多
关键词 chiplet 先进封装 互连方案 电源供给
在线阅读 下载PDF
面向CMOS图像传感器芯片的3D芯粒(Chiplet)非接触互联技术 被引量:3
19
作者 徐志航 徐永烨 +2 位作者 马同川 杜力 杜源 《电子与信息学报》 EI CSCD 北大核心 2023年第9期3150-3156,共7页
在后摩尔时代,3D芯粒(Chiplet)通常利用硅通孔(TSV)进行异构集成,其复杂的工艺流程会提高芯片制造的难度和成本。针对背照式(BSI)CMOS图像传感器(CIS)的倒置封装结构,该文提出了一种低成本、低工艺复杂度的3D Chiplet非接触互联技术,利... 在后摩尔时代,3D芯粒(Chiplet)通常利用硅通孔(TSV)进行异构集成,其复杂的工艺流程会提高芯片制造的难度和成本。针对背照式(BSI)CMOS图像传感器(CIS)的倒置封装结构,该文提出了一种低成本、低工艺复杂度的3D Chiplet非接触互联技术,利用电感耦合构建了数据源、载波源和接收机3层分布式收发机结构。基于华润上华(CSMC)0.25μm CMOS工艺和东部高科(DB HiTek)0.11μm CIS工艺,通过仿真和流片测试验证了所提出的互联技术的有效性。测试结果表明,该3D Chiplet非接触互联链路采用20 GHz载波频率,收发机通信距离为5~20μm,在数据速率达到200 Mbit/s时,误码率小于10^(-8),接收端功耗为1.09 mW,能效为5.45 pJ/bit。 展开更多
关键词 芯粒(chiplet) 电感耦合 3维芯片集成技术 CMOS图像传感器
在线阅读 下载PDF
Chiplet异构集成微系统的EDA工具发展综述 被引量:4
20
作者 郭继旺 尹文婷 +1 位作者 谈玲燕 王宗源 《微电子学与计算机》 2023年第11期53-60,共8页
Chiplet(芯粒)异构集成微系统是后摩尔时代背景下一项具有重要意义的技术趋势.随着芯粒技术的不断发展,芯粒数量越来越多,三维立体化的集成度越来越高,芯粒方案的面积也越来越大.而目前Chiplets设计流程中各环节的电子设计自动化(EDA)... Chiplet(芯粒)异构集成微系统是后摩尔时代背景下一项具有重要意义的技术趋势.随着芯粒技术的不断发展,芯粒数量越来越多,三维立体化的集成度越来越高,芯粒方案的面积也越来越大.而目前Chiplets设计流程中各环节的电子设计自动化(EDA)工具发挥的支撑作用还比较有限.通过剖析现有Chiplets设计流程在系统规划、单芯片设计、基板设计、微系统集成分析和验证等环节存在的缺陷和不足,以及国产EDA技术在interposer工艺设计套件(PDK)开发、芯粒设计布局规划、高效自动布线、多芯片集成分析和物理验证等板块的应用现状,指出了当前Chiplet设计面临着物理验证不规范、布线效率低下和缺乏涵盖多物理场耦合的集成分析等痛点.面对3DIC未来发展对EDA工具提出的更多挑战,提出了市场上迫切需要的芯片-封装协同设计解决方案. 展开更多
关键词 chiplet 异构集成 EDA 微系统
在线阅读 下载PDF
上一页 1 2 6 下一页 到第
使用帮助 返回顶部