期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到6篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
融合早期时钟流程与CCOpt的时钟树优化
1
作者 林孔成 孙希延 +2 位作者 纪元法 肖有军 赵超峰 《桂林电子科技大学学报》 2024年第2期118-126,共9页
随着集成电路工艺节点的演进,芯片集成规模的不断扩大以及工作频率的提高,传统时钟树综合策略无法满足目前芯片设计的时序要求。时钟协同优化(CCOpt)技术不能有效解决时钟树综合后的绕线拥塞和时钟门控路径的时序优化不佳问题。为此,提... 随着集成电路工艺节点的演进,芯片集成规模的不断扩大以及工作频率的提高,传统时钟树综合策略无法满足目前芯片设计的时序要求。时钟协同优化(CCOpt)技术不能有效解决时钟树综合后的绕线拥塞和时钟门控路径的时序优化不佳问题。为此,提出一种融合早期时钟流程和CCOpt技术的时钟树优化方法,通过在标准单元布局阶段提前构建时钟树,对时钟树绕线、时钟单元驱动和间距进行约束,并运用和调控CCOpt的有用偏差技术,对数据和时钟路径同时进行优化来完成时钟树综合。将该方法应用到6 nm工艺下的PCIe模块进行验证,实验结果表明,该方法能有效缓解时钟树综合后的绕线拥塞,最差时序违例值降低了63.6%,时钟门控路径时序优化了20.3%,时钟网络功耗降低了1.54%,整体面积减小1.8%,有效提高了芯片的性能。 展开更多
关键词 时钟树综合 时钟协同优化技术 有用偏差 早期时钟流程(ECF) 绕线拥塞
在线阅读 下载PDF
基于28nm工艺的CCOpt技术高效时钟树设计 被引量：3
2
作者 陈力颖 翦彦龙 吕英杰 《天津工业大学学报》 CAS 北大核心 2019年第2期62-67,共6页
为了设计合理高效的时钟树网络,对建立和保持时间约束以及时钟偏差进行分析,基于28 nm工艺设计了一款高速数字芯片,采用Innovus工具实施布局布线,在时钟树综合(CTS,clock tree synthesis)阶段采用CCOpt(clock concurrent optimization)... 为了设计合理高效的时钟树网络,对建立和保持时间约束以及时钟偏差进行分析,基于28 nm工艺设计了一款高速数字芯片,采用Innovus工具实施布局布线,在时钟树综合(CTS,clock tree synthesis)阶段采用CCOpt(clock concurrent optimization)技术,合理利用时钟偏差,同时优化时钟路径和逻辑路径,对时钟网络进行优化,并考察时钟树延时、时序和时钟网络功耗等指标。结果标明:与传统CTS技术相比,采用CCOpt技术时,最差时序违例和违例路径数量减少50%;布局布线时间减少2 h;芯片时钟网络内部互连功耗减少55%,泄漏功耗减少80%,有效提高了数字芯片的性能。 展开更多
关键词 数字芯片 ccopt 有用偏差 时钟树综合 时序约束 功耗
在线阅读 下载PDF
基于CCopt引擎的SMIC 40nm低功耗工艺Cortex A9的时钟树实现 被引量：1
3
作者 王建中 《中国集成电路》 2012年第9期55-58,64,共5页
随着市场智能手机平台和平板电脑对芯片性能和上市时间要求的不断提升,后端工程师面临的设计压力会越来越大。传统的数字实现流程在满足当今SoC设计的功耗、频率与面积要求方面正在达到极限。那如何在很短的时间内迅速实现芯片功耗、频... 随着市场智能手机平台和平板电脑对芯片性能和上市时间要求的不断提升,后端工程师面临的设计压力会越来越大。传统的数字实现流程在满足当今SoC设计的功耗、频率与面积要求方面正在达到极限。那如何在很短的时间内迅速实现芯片功耗、频率与面积的提升变的尤为重要。本文基于SMIC 40nm低功耗工艺的ARM Cortex A9物理设计的实际情况,详细阐述了如何使用cadence最新的时钟同步优化技术,又称为CCopt技术来实现统一的时钟树综合和物理优化。根据实现的结果来看,CCopt引擎很好的实现了目标。实现8%的设计频率提升,并实现了时钟树功率与面积降低。Cadence最新的CCopt引擎对实现复杂芯片物理设计、缩短设计周期、提升芯片性能带来了很大的优势。 展开更多
关键词 ccopt CORTEX A9 时钟树综合 频率
在线阅读 下载PDF
基于Innovus COD的高效时钟树综合方法及应用
4
作者 李宏业 周国华 +2 位作者 杨唐第 刘元龙 张洋 《电子技术应用》 2025年第8期22-26,共5页
基于Cadence Innovus时钟树综合与优化引擎COD,提出了一种对于spec文件优化精简的方案(auto_spec flow),该方案省去了工具自动生成的spec中冗余的内容,并根据各命令类型进行重新排序,方便用户进行spec文件的阅读与管理。此外auto_spec f... 基于Cadence Innovus时钟树综合与优化引擎COD,提出了一种对于spec文件优化精简的方案(auto_spec flow),该方案省去了工具自动生成的spec中冗余的内容,并根据各命令类型进行重新排序,方便用户进行spec文件的阅读与管理。此外auto_spec flow还考虑了时钟树综合中常见的问题,如DFT时钟对功能时钟的影响,以及gener ated_clock对主时钟的影响,分别添加了DFT时钟处理脚本,以及generated_clock自动识别处理功能。实验结果表明,auto_spec flow能够有效地提升工作效率,缩短时钟latency,提升时钟质量,并对芯片PPA的提升具有重要意义。 展开更多
关键词 ccopt SPEC 时钟质量
在线阅读 下载PDF
Multi-Tap FlexHtree在高性能CPU设计中的应用
5
作者 彭书涛 黄薇 +1 位作者 边少鲜 杜广山 《电子技术应用》 2018年第8期5-9,12,共6页
对于高性能CPU设计,特别是在16 nm以及更高级的工艺节点上,signoff的corner很多,增加公共时钟路径长度、改善各RC端角下时钟延迟的一致性、降低设计的局部时钟偏斜已经成为数字后端设计师的共识。Cadence innovus工具新增的multi-tap Fl... 对于高性能CPU设计,特别是在16 nm以及更高级的工艺节点上,signoff的corner很多,增加公共时钟路径长度、改善各RC端角下时钟延迟的一致性、降低设计的局部时钟偏斜已经成为数字后端设计师的共识。Cadence innovus工具新增的multi-tap FlexHtree结构时钟树方案不仅提供了H-tree对称的时钟缓冲器单元结构和相等的线长特点,而且其对几何对称性降低了要求,确保了时序单元摆放完毕后就可以进行时钟树综合。建立了一个自动化的FlexHtree实现流程来降低不同corner下的时钟偏斜。详细讨论了FlexHtree tap点的数量以及子树时钟综合引擎对时钟偏斜和设计时序的影响,进而找到了一个较好的FlexHtree实现方案。最后从时序、功耗和单元数量等方面对FlexHtree、CCOPT和鱼骨型Fishbone结构时钟树进行了较为全面的比较,从而得出该设计更适合采用灵活的FlexHtree结构。 展开更多
关键词 FlexHtree 时钟偏斜 时钟树 ccopt innovus
在线阅读 下载PDF
基于Encounter的低功耗时钟树综合研究
6
作者 冯万鹏 王鸥 +1 位作者 纪应军 宋志鹏 《电子科技》 2015年第3期132-135,共4页
以基于Cadence CCOPT引擎设计时钟树为例,介绍了以降低时钟树功耗为主要目的,使用门控技术,以及选择合适缓冲器、反相器构建时钟树的方法。通过完成物理设计动态仿真和功耗分析的数据表明,在保证时序收敛的前提下,使用门控技术和选用不... 以基于Cadence CCOPT引擎设计时钟树为例,介绍了以降低时钟树功耗为主要目的,使用门控技术,以及选择合适缓冲器、反相器构建时钟树的方法。通过完成物理设计动态仿真和功耗分析的数据表明,在保证时序收敛的前提下,使用门控技术和选用不同缓冲器、反向器对整个时钟树的功耗及性能影响进行分析。实验结构表明,对使用门控技术芯片的功耗在不同的操作条件下,整个时钟树上的功耗节省约50%;适合使用缓冲器和方向器构建时钟树。同时,在使用达到相同驱动的能力缓冲器和反相器情况下,使用缓冲器的时钟树较使用反相器的时钟树节省30%。 展开更多
关键词 时钟树 功耗 缓冲器 反相器
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部