期刊文献+
共找到35,514篇文章
< 1 2 250 >
每页显示 20 50 100
基于FPGA的DDPG算法硬件映射解析与机器人运动技能学习
1
作者 朱晓庆 毕兰越 +5 位作者 宫婉儒 吴通 李钟军 吴杜兴 张川 杨晓蓬 《哈尔滨工业大学学报》 北大核心 2026年第1期24-34,共11页
为研究神经网络和强化学习算法与高等动物进化原理之间的联系,本文结合深度确定性策略梯度(deep deterministic policy gradient,DDPG)算法构建了一套可观测、可解释的轮足机器人自主运动控制系统。首先在FPGA(field-programmable gate ... 为研究神经网络和强化学习算法与高等动物进化原理之间的联系,本文结合深度确定性策略梯度(deep deterministic policy gradient,DDPG)算法构建了一套可观测、可解释的轮足机器人自主运动控制系统。首先在FPGA(field-programmable gate arrays)上部署Actor-Critic神经网络,并设计了一套FPGA-ARM机器人控制系统,通过实时导出网络权值激活信号并生成权值热力图,以可视化展示策略演化过程。实验表明,该方案单步计算时延缩减至28μs,5000步内完成收敛。同时,权值热力图揭示了策略在初期、中期及后期3个阶段的动态演化,定性分析表明,非关注区域对整体策略影响微弱、资源利用更趋优化。本文提出的硬件-算法协同框架为强化学习“黑箱”可观测性研究提供了新范式,展示了FPGA在嵌入式机器人控制中兼具低延迟、高并行和低功耗的独特优势,为多智能体协作与异构平台下的实时技能学习与硬件加速提供了潜在应用前景。 展开更多
关键词 机器人 学习机理解析 技能学习 fpga 强化学习
在线阅读 下载PDF
极化敏感阵列二维DOA与极化参数联合估计的FPGA实现
2
作者 刘鲁涛 魏潇潇 郭沐然 《电子信息对抗技术》 2026年第1期101-108,共8页
针对在现场可编程门阵列(Field Programmable Gate Array,FPGA)上实现基于极化敏感阵列的多重信号分类(Multiple Signal Classification,MUSIC)算法进行二维波达方向(Direction of Arrival,DOA)和二维极化参数联合估计时,硬件资源占用... 针对在现场可编程门阵列(Field Programmable Gate Array,FPGA)上实现基于极化敏感阵列的多重信号分类(Multiple Signal Classification,MUSIC)算法进行二维波达方向(Direction of Arrival,DOA)和二维极化参数联合估计时,硬件资源占用大、运行时间长的问题,提出了一种基于极化MUSIC算法的四维参数联合估计FPGA实现架构。该架构包括信号协方差矩阵计算模块、Jacobi旋转模块、噪声子空间提取模块、两级空间谱搜索模块和极化参数计算模块。Jacobi旋转模块被拆分为多个可复用模块,并采用查找表模块生成旋转矩阵。一级空间谱搜索模块通过二维DOA搜索初步确定信源的角度信息。二级空间谱搜索模块根据一级搜索的角度结果确定二级搜索区域各点的极化信息,并计算该区域的四维空间谱,区域内最小值对应的四维参数信息即为最终估计的信源方向角、俯仰角、极化辅助角和极化相位角。仿真结果表明,与传统极化MUSIC算法的四维搜索算法相比,该架构避免了大量四维空间谱计算,同时保证了四维参数估计的精度,显著减少了运行时间和硬件资源消耗。 展开更多
关键词 fpga 极化敏感阵列 MUSIC算法 波达方向 极化参数 四维参数联合估计
在线阅读 下载PDF
基于FPGA的轻量化自适应ORB算法研究与实现
3
作者 王鼎轩 姚荣彬 +1 位作者 赵中华 李晓欢 《现代电子技术》 北大核心 2026年第1期117-123,共7页
为了解决ORB算法计算复杂、实时性差以及算法固定阈值在光照变化及低纹理场景下特征检测不足的问题,文中提出一种基于FPGA的轻量化自适应ORB算法加速架构。首先,对ORB算法的特征方向计算进行改进,采用了一种基于区域划分的特征方向角度... 为了解决ORB算法计算复杂、实时性差以及算法固定阈值在光照变化及低纹理场景下特征检测不足的问题,文中提出一种基于FPGA的轻量化自适应ORB算法加速架构。首先,对ORB算法的特征方向计算进行改进,采用了一种基于区域划分的特征方向角度和描述符计算方法,减少了计算资源消耗,结合FPGA的并行化和流水线计算优势,设计了一种轻量化ORB加速架构;其次,在原有算法的基础上加入直方图均衡算法,调整图像亮度,提高图像的对比度,使图像的特征细节更加明显;最后,针对ORB算法的固定阈值,设计了一种自适应阈值计算方法,实现了算法在弱光照和低纹理场景下提取特征点数量的提升。实验结果表明:相对于软件的算法实现,基于FPGA的硬件加速架构能够得到16.1倍的加速效果,在弱光照和低纹理条件下提取特征点数量分别是ORB算法的6.67倍和2.56倍,特征匹配点对数量分别是ORB算法的5.62倍和1.5倍。实现了算法的加速和资源消耗的降低,提升了算法的自适应性以及在不同场景的鲁棒性。 展开更多
关键词 ORB 特征检测 fpga 轻量化 直方图均衡 自适应阈值 弱光照 低纹理
在线阅读 下载PDF
低轨卫星捕获算法的优化与FPGA实现
4
作者 杨虹 杨天昊 +7 位作者 郑斌 曾令昕 马壮 谭红涛 周海洋 李颖 黎淼 赵汝法 《现代电子技术》 北大核心 2026年第1期21-26,共6页
与北斗卫星融合的低轨卫星通导一体化系统能够有效提高我国卫星系统的导航定位和通信能力,但低轨卫星终端的高速运动会导致多普勒频偏较大,增加信号捕获的难度,因此,为了快速且准确地捕获通信导航一体化信号,文中以低轨卫星高动态引起... 与北斗卫星融合的低轨卫星通导一体化系统能够有效提高我国卫星系统的导航定位和通信能力,但低轨卫星终端的高速运动会导致多普勒频偏较大,增加信号捕获的难度,因此,为了快速且准确地捕获通信导航一体化信号,文中以低轨卫星高动态引起的大多普勒频偏信号为研究对象,通过Matlab工具分别仿真验证了PMF-FFT算法结合补零法和加窗法的优化效果,优化后的结构能使捕获峰值提高64.7%。通过确定窗函数和补零个数优化传统的PMF-FFT捕获算法,并对FFT模块进行改进,使其具有可重构性以适应补零个数不同的情况。文中使用Verilog HDL硬件描述语言对优化后的PMF-FFT算法进行硬件实现,Vivado仿真波形和实验结果均证实了算法优化后的正确性和有效性,为低轨卫星捕获提供了理论支持。 展开更多
关键词 低轨卫星 通导一体化 多普勒频偏 PMF-FFT 加窗 补零 可重构FFT fpga实现
在线阅读 下载PDF
暗通道先验优化的FPGA实时去雾系统
5
作者 刘梦雪 刘成 《计算机测量与控制》 2026年第1期157-165,共9页
暗通道先验算法中,天空区域因高亮无法满足先验条件致使透射率求取出现偏差,透射率细化与大气光映射求取复杂,算法整体计算耗时长,无法满足现代实时去雾的发展需求;为了解决这些问题,一个有效的解决方法为对算法进行轻量化以适配硬件实... 暗通道先验算法中,天空区域因高亮无法满足先验条件致使透射率求取出现偏差,透射率细化与大气光映射求取复杂,算法整体计算耗时长,无法满足现代实时去雾的发展需求;为了解决这些问题,一个有效的解决方法为对算法进行轻量化以适配硬件实时性;通过优化滤波窗口大小获取暗通道以满足硬件资源限制;采用直接对输入图像遍历像素点最大值快速收敛大气光强;引入均值滤波轻量化透射率细化过程;基于亮度阈值分割天空,根据天空占比自适应调整透射率下边界值,实现天空区域的有效去雾;利用FPGA并行优势对所优化算法硬件加速与实现,在Xilinx平台部署从MIPI雾图传感至HDMI去雾结果显示的完整实时图像去雾系统;实验证明优化算法的去雾效果在主客观评价指标上均优于传统暗通道先验,处理一帧1 080 P高帧率图像仅耗时33.016 5 ms,系统通过了去雾效果和实时性验证。 展开更多
关键词 暗通道先验 实时去雾 图像处理 硬件加速 fpga
在线阅读 下载PDF
基于FPGA的嵌入式加密系统设计与实现
6
作者 冯淑贤 蔡树向 +2 位作者 陈青华 杨宇航 杨文广 《烟台大学学报(自然科学与工程版)》 2026年第1期72-78,共7页
针对物联网及嵌入式设备对高效安全通信的迫切需求,设计了一种基于现场可编程门阵列(FPGA)的嵌入式数据加密系统,旨在为资源受限场景提供低成本、高可靠性的数据安全传输方案。系统采用分层架构设计,通过上位机与EZ-USB FX2芯片完成指... 针对物联网及嵌入式设备对高效安全通信的迫切需求,设计了一种基于现场可编程门阵列(FPGA)的嵌入式数据加密系统,旨在为资源受限场景提供低成本、高可靠性的数据安全传输方案。系统采用分层架构设计,通过上位机与EZ-USB FX2芯片完成指令交互和数据中转,利用FPGA作为核心控制单元,集成轻量级AES-128加密算法实现硬件级数据加密。为优化资源利用,系统通过串行方式实现加密运算,并对AES算法中的密钥扩展模块进行优化。最终通过仿真和测试验证,本系统实现的AES算法在加密过程中最高可达到181.1 MHz的时钟频率,能够高效实现数据加密,满足设计需求。 展开更多
关键词 fpga AES加密算法 USB2.0
在线阅读 下载PDF
基于FPGA和STM32的电网参数测量装置
7
作者 刘钰琨 李琪 +1 位作者 吴娜娜 王杰铃 《电子设计工程》 2026年第1期76-80,共5页
为了保护电网的稳定可靠,对电网参数进行实时准确测量有着重要的现实意义。针对电网信号频率、幅值和谐波含量等主要参数的测量方法,以FPGA作为主处理器,STM32作为辅助处理器,设计在线测量电网参数的装置,优化各种参数测量的算法。实验... 为了保护电网的稳定可靠,对电网参数进行实时准确测量有着重要的现实意义。针对电网信号频率、幅值和谐波含量等主要参数的测量方法,以FPGA作为主处理器,STM32作为辅助处理器,设计在线测量电网参数的装置,优化各种参数测量的算法。实验表明,该装置能够实现对电网参数的有效测量,将测量数据与万用表和示波器的测量数据进行对比,误差小于5%,并且在实时性和稳定性等方面均表现出色。该装置能够满足电力系统对电网参数测量的要求。 展开更多
关键词 fpga STM32 电网参数 参数测量 测量装置
在线阅读 下载PDF
基于FPGA的高速ADC测试系统研究
8
作者 李仕军 谌谦 +4 位作者 刘建明 杨超 梁希 谢休华 李小虎 《微处理机》 2026年第1期1-6,共6页
本研究介绍了一种基于FPGA的超高速ADC芯片测试系统。重点阐述了该系统的设计原理,包括测试系统的时钟树网络和数据采集系统的电源网络设计。基于FPGA实现了针对超高速ADC的数据采集和数据缓存的采集平台,以及动态性能测试软件系统,并... 本研究介绍了一种基于FPGA的超高速ADC芯片测试系统。重点阐述了该系统的设计原理,包括测试系统的时钟树网络和数据采集系统的电源网络设计。基于FPGA实现了针对超高速ADC的数据采集和数据缓存的采集平台,以及动态性能测试软件系统,并提供可调的超高精度、低抖动的时钟信号。结果表明,ADC芯片在1 GHz时的SNR为34.03 dBFS,ENOB为5.65 bit;在20 GHz时的SNR为30.07 dBFS,ENOB为4.58 bit。测试结果与芯片手册一致,表明该测试系统满足超高速ADC的测试要求,也可用于8位或12位、12 Gsps以上ADC芯片的测试。 展开更多
关键词 超高速ADC芯片测试 测试系统 fpga 低抖动时钟
在线阅读 下载PDF
基于FPGA的电力电缆TFDR故障定位与信号处理研究
9
作者 李怀生 刘鎏 +1 位作者 陈柳宁 邓明 《消费电子》 2026年第1期104-106,共3页
电力电缆是城市电网的关键构成部分,电力电缆故障定位的精确程度对供电系统的运行安全和维护效率起着直接作用。文章针对传统方法在抗干扰和实时处理能力上的缺陷,提出了一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FP... 电力电缆是城市电网的关键构成部分,电力电缆故障定位的精确程度对供电系统的运行安全和维护效率起着直接作用。文章针对传统方法在抗干扰和实时处理能力上的缺陷,提出了一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的时频域反射法(Time-Frequency Domain Reflectometry,TFDR)故障定位与信号处理方法,借助设计高分辨率高斯包络线性调频信号(Gaussian Envelope Linear Chirp,GELC)作为激励信号、改进维格纳–维尔分布(Wigner-Ville Distribution,WVD)时频变换结构以及应用Hough Transform椭圆识别算法,切实提高系统对微弱反射信号的识别能力,并以FPGA架构为基础,构建了一套实用性突出、集成度良好的电缆故障定位技术方案。 展开更多
关键词 fpga TFDR 电缆故障定位 WVD
在线阅读 下载PDF
基于FPGA的万兆以太网卡系统设计
10
作者 李耀成 杨升琦 常可铮 《机电信息》 2026年第1期27-31,35,共6页
随着网络信息技术的迅速发展,信息传输量持续增长,传统通信接口已难以满足多样化应用场景对高带宽的要求。万兆以太网凭借其高速传输特性正逐渐成为高性能通信系统的重要选择。万兆以太网卡的系统设计首先以万兆以太网协议栈为研究对象... 随着网络信息技术的迅速发展,信息传输量持续增长,传统通信接口已难以满足多样化应用场景对高带宽的要求。万兆以太网凭借其高速传输特性正逐渐成为高性能通信系统的重要选择。万兆以太网卡的系统设计首先以万兆以太网协议栈为研究对象,构建了基于UDP协议的模型,然后系统阐述了各层协议的功能,设计了完整的UDP协议栈体系结构。系统通过PCIe接口实现与上位机CPU的高速数据交互,实现了UDP、ARP、IP等核心以太网协议封装与解析的逻辑,具备完善的网络协议处理功能。通过搭建实验验证平台,完成了自回环测试与双机互连实验,验证了网卡系统功能的正确性、稳定性与吞吐性能。 展开更多
关键词 fpga 万兆以太网 UDP/IP协议栈 PCIE
在线阅读 下载PDF
面向边缘计算的低功耗FPGA嵌入式图像识别加速架构研究
11
作者 卢宏超 同航 王浩南 《电脑编程技巧与维护》 2026年第1期156-158,共3页
为提高边缘图像识别的低功耗水平、实时性与架构适配性,提出了面向边缘计算的低功耗FPGA嵌入式图像识别加速架构。该架构量化了建模边缘场景的图像识别任务特征,优化了硬件友好型算法。设计了异构计算单元、三级存储架构与动态功耗策略... 为提高边缘图像识别的低功耗水平、实时性与架构适配性,提出了面向边缘计算的低功耗FPGA嵌入式图像识别加速架构。该架构量化了建模边缘场景的图像识别任务特征,优化了硬件友好型算法。设计了异构计算单元、三级存储架构与动态功耗策略。实现了FPGA加速核与边缘嵌入式系统的深度协同。研究结果表明,该架构可有效平衡边缘场景的功耗约束与识别性能需求,为边缘端图像识别提供了高能效、高适配的加速方案。 展开更多
关键词 边缘计算 fpga加速架构 图像识别 低功耗优化
在线阅读 下载PDF
基于DSP Builder的DDS设计及其FPGA实现 被引量:7
12
作者 王杰 马玲 +1 位作者 刘苇娜 王子旭 《现代电子技术》 2006年第14期11-12,15,共3页
直接数字合成器(DDS)具有较高的频率分辨率,可以实现频率快速切换,并且在频率改变时能保持相位的连续,很容易实现频率、相位和幅度的数字调制。从DDS的原理出发,介绍了一种基于DSP Builder查找表结构的DDS设计,并通过QuartusⅡ完成对FPG... 直接数字合成器(DDS)具有较高的频率分辨率,可以实现频率快速切换,并且在频率改变时能保持相位的连续,很容易实现频率、相位和幅度的数字调制。从DDS的原理出发,介绍了一种基于DSP Builder查找表结构的DDS设计,并通过QuartusⅡ完成对FPGA器件的配置下载过程。可编程逻辑器件具有器件规模大、工作速度快及可编程的硬件特点,非常适合用来实现DDS。 展开更多
关键词 直接数字合成器 现场可编程门阵列 DSP builder Quartus
在线阅读 下载PDF
核安全级FPGA亚稳态验证技术的研究与实践
13
作者 高玉斌 武方杰 +2 位作者 王晓燕 许先音 董玲玲 《自动化仪表》 2026年第1期25-31,37,共8页
目前,核安全级仪控系统中的现场可编程门阵列(FPGA)亚稳态问题以识别风险为主。对功能造成的负面影响通常是靠人工分析,存在分析结果不准确、不直观等问题。根据IEC 62566要求,通过对亚稳态机理的研究,创新性地提出一种针对核安全级FPG... 目前,核安全级仪控系统中的现场可编程门阵列(FPGA)亚稳态问题以识别风险为主。对功能造成的负面影响通常是靠人工分析,存在分析结果不准确、不直观等问题。根据IEC 62566要求,通过对亚稳态机理的研究,创新性地提出一种针对核安全级FPGA亚稳态问题的系统化验证技术。该技术通过跨时钟域(CDC)特征分析识别亚稳态风险点,基于亚稳态仿真模型测试亚稳态对功能的影响,并评估亚稳态平均无故障时间(MTBF)。该研究为我国核安全级FPGA亚稳态验证提供了一种通用技术。该技术成功应用于三代堆型的多个核安全级仪控系统的FPGA验证工作中。实践结果表明,该技术在可靠性验证上具有重要价值。 展开更多
关键词 仪控系统 核安全级 现场可编程门阵列 平均无故障时间 亚稳态 跨时钟域 三代堆型
在线阅读 下载PDF
从Simulink模型自动生成VHDL代码——基于DSP Builder的FPGA设计流程 被引量:7
14
作者 张志亮 赵刚 齐星刚 《现代电子技术》 2004年第23期4-6,共3页
介绍了基于 Altera提供的 DSP Builder开发工具从 Simulink模型自动生成 VHDL 代码的一种新的 F PGA设计流程 ,并基于此流程实现了一个 7阶 F IR数字低通滤波器。
关键词 DSP builder SIMULINK 自动生成 fpga设计流程
在线阅读 下载PDF
基于DSP Builder数字信号处理器的FPGA设计 被引量:7
15
作者 雷能芳 《电子设计工程》 2010年第11期128-130,共3页
针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP Builder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程,设计了一个12阶FIR低通数字滤波器,通过Quartus时序仿真及... 针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP Builder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程,设计了一个12阶FIR低通数字滤波器,通过Quartus时序仿真及嵌入式逻辑分析仪SignalTapⅡ硬件测试对设计进行了验证。结果表明,所设计的FIR滤波器功能正确,性能良好。 展开更多
关键词 DSP builder 数字信号处理器 QuartusⅡ 有限长脉冲响应滤波器 fpga
在线阅读 下载PDF
基于DSP Builder的插值滤波器的设计及FPGA实现 被引量:2
16
作者 杨守良 杨保亮 《微型机与应用》 2013年第1期54-56,共3页
在数字接收机中,通常需要对采样的数据进行一定倍数的插值。采用Altera公司的DSP Builder设计工具,在MATLAB/Simulink中建立相应的算法模型并仿真。通过引入回路硬件模块,将硬件平台接入由Simulink构建的仿真测试回路中进行软硬件协同仿... 在数字接收机中,通常需要对采样的数据进行一定倍数的插值。采用Altera公司的DSP Builder设计工具,在MATLAB/Simulink中建立相应的算法模型并仿真。通过引入回路硬件模块,将硬件平台接入由Simulink构建的仿真测试回路中进行软硬件协同仿真,最后可以直接生成FPGA的下载文件。该方法简化了设计流程,降低了开发成本和周期,具有广阔的应用前景。 展开更多
关键词 DSP builder 插值滤波器 fpga 回路硬件仿真
在线阅读 下载PDF
基于DSP Builder的OQPSK调制器设计及FPGA实现 被引量:4
17
作者 郑希 王和明 《信息化纵横》 2009年第7期39-41,44,共4页
提出了OQPSK调制器的全数字实现方案,基于DSP Builder完成了方案的建模仿真并进行了硬件验证,实验表明,所设计的调制器工作稳定、可靠,达到设计要求。
关键词 OQPSK fpga DDS DSP builder
在线阅读 下载PDF
MATLAB/FPGA/DSP Builder在《数字信号处理》课程教学中的应用 被引量:10
18
作者 蒋小燕 《软件导刊》 2013年第4期197-199,共3页
以FIR滤波器设计为例,说明了MATLAB/FPGA/DSP Builder在《数字信号处理》课程教学中的应用。实践表明,MATLAB的引入使课程变得生动而富有吸引力;FPGA的引入为学生提供了实践创新平台,激发了学生的创新意识,提高了学生的工程能力;DSP Bui... 以FIR滤波器设计为例,说明了MATLAB/FPGA/DSP Builder在《数字信号处理》课程教学中的应用。实践表明,MATLAB的引入使课程变得生动而富有吸引力;FPGA的引入为学生提供了实践创新平台,激发了学生的创新意识,提高了学生的工程能力;DSP Builder的引入使得一个复杂电子系统设计变得容易而且直观,提高了学生的学习效率。 展开更多
关键词 MATLAB fpga DSP builder 数字信号处理 课程
在线阅读 下载PDF
基于FPGA和DSP Builder的FIR数字滤波器设计 被引量:2
19
作者 马桂芳 刘生建 《常州工学院学报》 2011年第5期22-26,共5页
针对FIR数字滤波器的基本原理和结构特点,利用DSP Builder软件设计了一个低通的32阶FIR数字滤波器,并对此进行功能仿真,同时将该设计下载到FPGA中进行硬件测试。测试结果表明,采用该方法设计FIR滤波器简单易行,可缩短设计进程,设计出的... 针对FIR数字滤波器的基本原理和结构特点,利用DSP Builder软件设计了一个低通的32阶FIR数字滤波器,并对此进行功能仿真,同时将该设计下载到FPGA中进行硬件测试。测试结果表明,采用该方法设计FIR滤波器简单易行,可缩短设计进程,设计出的滤波器性能稳定、可靠,达到了预期目标。 展开更多
关键词 fpga DSP builder FIR滤波器
在线阅读 下载PDF
基于FPGA和DSP Builder的FIR滤波器设计 被引量:1
20
作者 王春玲 王蒙 《泰山学院学报》 2009年第3期99-103,共5页
本文提出一种基于Altera的DSP Builder工具箱的数字滤波器新型设计方法,并通过16位FIR滤波器设计实例,说明这种方法在简化设计难度、提高设计速度和灵活性等方面的优势和应用价值.
关键词 滤波器 DSP builder 系数 仿真
在线阅读 下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部