期刊文献+
共找到41篇文章
< 1 2 3 >
每页显示 20 50 100
基于智芯ASIC芯片用于汽车车窗控制相关功能介绍与实际电路设计的研究 被引量:1
1
作者 孙建成 王会苹 《时代汽车》 2025年第8期118-120,共3页
专用集成电路芯片(ASIC)是为特定工作场景和企业设计的集成电路,已经成为集成电路发展的重要方向。智芯半导体科技有限公司研发的Z20M1343L型ASIC芯片首次应用于乘用车车窗控制系统;北京经纬恒润科技有限公司根据该芯片电子特性和一汽... 专用集成电路芯片(ASIC)是为特定工作场景和企业设计的集成电路,已经成为集成电路发展的重要方向。智芯半导体科技有限公司研发的Z20M1343L型ASIC芯片首次应用于乘用车车窗控制系统;北京经纬恒润科技有限公司根据该芯片电子特性和一汽红旗汽车提供的功能需求将智芯ASIC芯片用于门控制器(DCU)车窗驱动控制电路。经过理论和试验验证,Z20M1343L型ASIC芯片可以满足乘用车控制器设计要求,性能可靠。 展开更多
关键词 asic芯片 乘用车控制器 门控制器 车窗驱动电路
在线阅读 下载PDF
稳定STO振荡的前端读出ASIC芯片设计
2
作者 夏倩倩 曾蕙明 《无线电工程》 2025年第3期511-519,共9页
自旋转矩振荡器(Spin-Torque Oscillator,STO)具有超小尺寸、低功耗和宽调谐范围等优点,因而有望成为新一代微波信号源。但是在自由运行振荡下,STO的相位噪声较大,无法满足实际的微波应用。针对这一问题,设计了一颗应用于稳定STO振荡的... 自旋转矩振荡器(Spin-Torque Oscillator,STO)具有超小尺寸、低功耗和宽调谐范围等优点,因而有望成为新一代微波信号源。但是在自由运行振荡下,STO的相位噪声较大,无法满足实际的微波应用。针对这一问题,设计了一颗应用于稳定STO振荡的前端读出ASIC芯片,该数模混合芯片主要由可变增益放大器(Variable Gain Amplifier,VGA)和全数字锁相环(All-Digital Phase-Locked Loop,ADPLL)组成,选用ADPLL的原因是数字电路与模拟电路相比,具有灵活的可扩展性、更好的跨工艺设计、可移植性以及面积更小等优点。仿真结果表明,相较于传统的模拟锁相环(Phase-Locked Loop,PLL),ADPLL将整体电路功耗降低为0.704μW;将PLL中心频率设置为300 MHz时,带宽为2.5 MHz,与类似系统相比提高了5倍以上。 展开更多
关键词 自旋转矩纳米振荡器 适应锁相环系统 asic芯片
在线阅读 下载PDF
Fuzzy Logic Control ASIC Chip
3
作者 沈理 《Journal of Computer Science & Technology》 SCIE EI CSCD 1997年第3期263-270,共8页
A fuzzy logic colltrol VLSI chip, F100, for industry process real-time colltrol has been designed and fabricated with 0.8pm CMOS technology. The chip has the features of simplicity flealbility and generality. This pap... A fuzzy logic colltrol VLSI chip, F100, for industry process real-time colltrol has been designed and fabricated with 0.8pm CMOS technology. The chip has the features of simplicity flealbility and generality. This paper presents the fuzzy control inference method of the chip, its VLSI implementation, and testing design consideration. 展开更多
关键词 Fuzzy logic control fuzzy reasoning fuzzy inference engine asic chip VLSI testing design
原文传递
基于缓冲器的ASIC芯片时序优化设计 被引量:1
4
作者 张祥 赵启林 《集成电路与嵌入式系统》 2024年第12期33-37,共5页
超大规模集成电路制造工艺的飞速发展以及集成度的持续提高使得芯片时序收敛的难题日益凸显,时序作为数字芯片物理设计中的核心指标之一,其重要性不言而喻。在集成电路设计中,缓冲器的添加旨在优化扇出和降低互连线延迟,进而改善时序性... 超大规模集成电路制造工艺的飞速发展以及集成度的持续提高使得芯片时序收敛的难题日益凸显,时序作为数字芯片物理设计中的核心指标之一,其重要性不言而喻。在集成电路设计中,缓冲器的添加旨在优化扇出和降低互连线延迟,进而改善时序性能。然而,由于EDA工具在预测标准单元位置方面的局限性,自动插入缓冲器的方法可能存在不合理性。本文针对一款ASIC芯片的布局布线设计进行了深入探讨,采用Innovus作为设计工具,在布局阶段通过一种针对缓冲器插入的方法进行优化,实验结果表明,这一方法显著改善了布局布线后的设计结果,加速了时序的收敛过程。 展开更多
关键词 时序 缓冲器 asic芯片 时钟树综合与布局
在线阅读 下载PDF
基于ASIC技术的1553B IP核的设计 被引量:10
5
作者 周莉 安军社 +2 位作者 谢彦 李宪强 曹松 《空间科学学报》 CAS CSCD 北大核心 2014年第1期127-136,共10页
针对卫星轻小型化的应用需求和现有1553B总线接口设计存在缺陷的问题,提出一种面向航天器综合电子的1553B总线协议ASIC芯片设计方案,并介绍了自主研发的1553B协议IP核设计.1553B IP核采用自顶向下的设计方法,使用Verilog硬件设计语言进... 针对卫星轻小型化的应用需求和现有1553B总线接口设计存在缺陷的问题,提出一种面向航天器综合电子的1553B总线协议ASIC芯片设计方案,并介绍了自主研发的1553B协议IP核设计.1553B IP核采用自顶向下的设计方法,使用Verilog硬件设计语言进行编程,实现了1553B总线中的总线控制器BC和远程终端RT功能.分别从1553B IP核总体框架、BC/RT共享模块、BC功能模块和RT功能模块详细介绍了IP核的设计.1553B IP核设计完成模块仿真验证、ASIC芯片系统仿真验证和FPGA验证,通过DDC的1553B板卡对设计进行验证,误码率小于10^(-9).实验结果表明,本IP核设计具有可靠性高、可移植性强、资源占用少、实时性好的特点. 展开更多
关键词 MIL-STD-1553B总线 IP核 asic芯片 综合电子 卫星数据管理系统
在线阅读 下载PDF
大面积SiPM阵列混合模式读出电子学设计
6
作者 何雷 赵修良 +2 位作者 黄跃峰 侯会良 安焜豪 《原子能科学技术》 北大核心 2025年第1期189-196,共8页
放射性物质的准确定位对于寻找“孤儿源”、核设施去污和退役、辐射防护最优化等至关重要。硅光电倍增管(silicon photomultiplier,Si PM)已广泛应用于闪烁体探测系统。为实现低成本大视野高分辨探测系统,通过测量ASIC(application spec... 放射性物质的准确定位对于寻找“孤儿源”、核设施去污和退役、辐射防护最优化等至关重要。硅光电倍增管(silicon photomultiplier,Si PM)已广泛应用于闪烁体探测系统。为实现低成本大视野高分辨探测系统,通过测量ASIC(application specific integrated circuit)芯片对输入信号的要求,仿真了电阻阻值与电阻网络输出信号上升时间之间的关系,设计了前置放大器用于适配ASIC芯片和电阻网络,利用电阻网络的信号通道压缩特性和ASIC芯片多路复用、高度集成等优点,设计验证了将两者优势相结合的混合模式读出电路。测试结果显示:读出电路RMS噪声约为2.73 m V,能准确测出^(241)Am点源的位置,定位正确率约90.87%。设计的混合模式读出电路将64路Si PM信号简化为4路,探测器输出信号通道数减少16倍,单个A5202模块能同时读出1024个Si PM单元,能极大降低大面积Si PM阵列读出的成本。 展开更多
关键词 硅光电倍增管 均衡电荷分配读出方法 asic芯片
在线阅读 下载PDF
一种面向航天器综合电子的ASIC芯片设计 被引量:2
7
作者 周莉 安军社 +1 位作者 方青文 蔡飞 《空间科学学报》 CAS CSCD 北大核心 2014年第4期497-504,共8页
航天器综合电子系统通用功能集成并芯片化是目前航天器电子系统的发展趋势.针对中国航天器电子系统小型化、综合化的应用需求,提出一种面向航天器综合电子的ASIC芯片设计方案,分析了ASIC芯片设计中的关键技术,包括芯片系统工作模式、IP... 航天器综合电子系统通用功能集成并芯片化是目前航天器电子系统的发展趋势.针对中国航天器电子系统小型化、综合化的应用需求,提出一种面向航天器综合电子的ASIC芯片设计方案,分析了ASIC芯片设计中的关键技术,包括芯片系统工作模式、IP核的开发应用、可靠性和低功耗设计,1553B简易终端控制模式是芯片的技术特色和典型应用.ASIC芯片的功能设计、系统仿真验证、FPGA验证和物理设计均已完成,进入流片状态.芯片的FPGA验证结果证明了芯片设计的有效性和可靠性.ASIC芯片旨在达到国军标548S的要求,应用场景是航天器内数据总线接口单元和遥测遥控. 展开更多
关键词 航天器综合电子系统 数据管理系统 asic芯片 MIL-STD-1553B总线 遥测遥控
在线阅读 下载PDF
星地高速数传系统LDPC编码器ASIC集成芯片设计 被引量:5
8
作者 张浩 殷柳国 《宇航学报》 EI CAS CSCD 北大核心 2015年第1期96-102,共7页
面向高分辨率对地观测卫星的高速数传应用需求,提出了一种低实现复杂度、多码率融合的LDPC并行编码结构,以及采用该结构的编码器芯片设计方案。基于TSMC 130 nm CMOS标准单元库,该编码器芯片在200 MHz时钟下能够达到1.6 Gbps的吞吐率,... 面向高分辨率对地观测卫星的高速数传应用需求,提出了一种低实现复杂度、多码率融合的LDPC并行编码结构,以及采用该结构的编码器芯片设计方案。基于TSMC 130 nm CMOS标准单元库,该编码器芯片在200 MHz时钟下能够达到1.6 Gbps的吞吐率,硅片面积为5.495 mm2,功耗仅为184.3 m W。与传统结构设计的相同吞吐率的LDPC编码器芯片相比,本文方案可以将存储空间需求降至传统结构的18.52%,硅片面积和功耗分别下降至传统结构的20.3%和83.3%,非常适用于超高速星上通信应用。 展开更多
关键词 卫星通信 LDPC编码器 多码率融合 集成芯片设计
在线阅读 下载PDF
一种日用定时器ASIC的设计 被引量:2
9
作者 田良 曹国刚 《电气电子教学学报》 2001年第4期115-118,共4页
介绍使用 DSCH和 Microwind两种教学 EDA软件设计一种日用定时器 ASIC的方法与步骤 ,可供对学生进行芯片设计教学实践时参考。
关键词 芯片设计 asic 日用定时器 专用集成电路 电路设计
在线阅读 下载PDF
可编程ASIC与MCS51单片机接口设计及实现 被引量:2
10
作者 齐本胜 苗红霞 《微计算机信息》 2002年第4期35-36,共2页
针对可编程ASIC和MCS51单片机的特点,对两者之间的接口方式进行了分析。用Verilog HDL给出了几个实用的接口参考程序。
关键词 可编程逻辑器件 asic MCS51系列 单片机 接口设计
在线阅读 下载PDF
基于VHDL的ASIC芯片开发平台的研制
11
作者 沈祖斌 《科技创业月刊》 2006年第5期173-174,共2页
介绍了“基于VHDL的ASIC芯片开发平台的研制”的研制背景意义说明了该项目的成果“ASIC (VHDL)应用开发系统”所具备的功能及特点,还总结了项目研制过程中的技术考虑。
关键词 VHDL CPLD/FPGA器件 可编程逻辑器件 asic芯片
在线阅读 下载PDF
基于SIXS-ASIC的半导体传感器信号读出电子学系统的研制 被引量:1
12
作者 徐英姿 余庆龙 +2 位作者 梁金宝 荆涛 孙莹 《电子设计工程》 2014年第11期54-56,60,共4页
介绍了一种用于半导体传感器信号读出的专用集成电路(ASIC,Application-Specific Integrated Circuit)的基本结构和工作原理,分析其测试需求,设计并实现了基于该ASIC芯片的探测器读出电子学系统。描述了测试系统的主要硬件电路设计以及... 介绍了一种用于半导体传感器信号读出的专用集成电路(ASIC,Application-Specific Integrated Circuit)的基本结构和工作原理,分析其测试需求,设计并实现了基于该ASIC芯片的探测器读出电子学系统。描述了测试系统的主要硬件电路设计以及对该芯片的控制流程,上位机通过USB与该电子学系统进行双向通讯,并利用FPGA对该ASIC芯片进行时序控制以及数据采集。最后,对测试系统进行功能测试,采用信号发生器给系统注入模拟不同沉积能量的半导体传感器信号,得到能谱图及相应的线性响应曲线。最后,分别用放射源90Sr/90Y和207Bi对该电子学系统进行性能测试,得出各自的能谱图。 展开更多
关键词 asic芯片 测试系统 FPGA 信号读出
在线阅读 下载PDF
高速SDLC协议通信控制器的专用集成电路(ASIC)设计 被引量:1
13
作者 余山 夏林 +3 位作者 岳建俊 刘昭 李发明 孙靖泽 《系统工程与电子技术》 EI CSCD 1996年第9期35-40,共6页
本文分析了采用系统集成思想设计的SDLC协议通信控制器的工作原理及系统要求,在自顶向下的设计原则下,提出了该通信控制器ASIC的设计原理,阐明了该ASIC在系统应用中的巨大优越性.
关键词 通信控制器 SDLC协议 专用集成电路 设计
在线阅读 下载PDF
星载ASIC芯片单粒子效应检测及在轨翻转率预估 被引量:8
14
作者 汪波 王佳 +5 位作者 刘伟鑫 孔泽斌 刘相全 王昆黍 韦锡峰 周正 《半导体技术》 CAS 北大核心 2019年第9期728-734,共7页
为获得某星载专用集成电路(ASIC)控制运算芯片在轨单粒子翻转率,开展了不同线性能量传递(LET)值重离子辐照试验,并根据试验结果量化评估了该芯片抗单粒子翻转效应性能并获得了单粒子翻转截面。试验结果表明不带检错纠错(EDAC)功能的ASI... 为获得某星载专用集成电路(ASIC)控制运算芯片在轨单粒子翻转率,开展了不同线性能量传递(LET)值重离子辐照试验,并根据试验结果量化评估了该芯片抗单粒子翻转效应性能并获得了单粒子翻转截面。试验结果表明不带检错纠错(EDAC)功能的ASIC芯片静态随机存取存储器(SRAM)区单粒子翻转阈值低于1.7 MeV·cm2·mg-1,并随着重离子LET值增加,单粒子翻转位数迅速上升;带EDAC功能的ASIC芯片的单粒子翻转阈值为3.7 MeV·cm2·mg-1。根据试验获得的单粒子翻转截面,参考卫星飞行任务轨道参数和空间辐射环境计算得到了芯片在轨翻转率,无EDAC功能器件的在轨翻转率为1.29×10-6 bit-1·d-1,有EDAC功能器件为1.19×10-6 bit-1·d-1。分析结果表明经过辐射加固后,具有EDAC功能的ASIC控制运算芯片抗单粒子效应性能可以满足卫星在轨运行要求。 展开更多
关键词 专用集成电路(asic)芯片 单粒子翻转 在轨翻转率 检错纠错(EDAC) 辐射加固
原文传递
利用微处理器实现ASIC芯片设计的功能验证
15
作者 肖达 李清宝 白燕 《微计算机信息》 北大核心 2005年第4期140-141,131,共3页
ASIC芯片全定制费用高、风险大、周期长,因此在全定制之前一般先用FPGA或CPLD等可编程逻辑器件做功能验证。但在一些空间极为有限、成本极低的应用场合,采用FPGA或者CPLD显然不是最佳的解决方案。而利用体积小、性能强、成本低的单片机... ASIC芯片全定制费用高、风险大、周期长,因此在全定制之前一般先用FPGA或CPLD等可编程逻辑器件做功能验证。但在一些空间极为有限、成本极低的应用场合,采用FPGA或者CPLD显然不是最佳的解决方案。而利用体积小、性能强、成本低的单片机实现芯片全定制将是一个不错的选择。按此设想,本文给出了一种基于微处理器的科学、经济、快速的ASIC芯片功能验证方案,并成功设计出用于某通信设备中的专用加密芯片。 展开更多
关键词 asic设计 专用加密芯片 ATtiny12
在线阅读 下载PDF
34Mbit/s光纤数字复用设备ASIC
16
作者 陈良生 朱东 《光通信研究》 1996年第1期30-32,47,共3页
介绍一种用于34 Mbit/s 1B1H 光纤数字复用通信设备的专用大规模集成电路 WGOE34的主要特点及设计过程。
关键词 asic 光纤传输设备 芯片 光纤通信
在线阅读 下载PDF
专用集成电路设计中的芯核和设计复用技术 被引量:7
17
作者 龚雪皓 郑学仁 刘百勇 《微电子学》 CAS CSCD 北大核心 2000年第2期113-116,共4页
在“片上系统”等高复杂度的芯片设计中 ,典型的知识产权产品——芯核的应用以及设计复用技术越来越成为流行的关键设计技术。文中全面地介绍了芯核的含义、选用原则、基于芯核的芯片设计的验证模型和解决方案 ,以及芯核对 EDA技术和产... 在“片上系统”等高复杂度的芯片设计中 ,典型的知识产权产品——芯核的应用以及设计复用技术越来越成为流行的关键设计技术。文中全面地介绍了芯核的含义、选用原则、基于芯核的芯片设计的验证模型和解决方案 ,以及芯核对 EDA技术和产业的影响。 展开更多
关键词 专用集成电路 芯核 设计复用
在线阅读 下载PDF
交流接触器节能专用芯片的设计与实现 被引量:3
18
作者 韩雁 寿鑫莉 +2 位作者 丁晨 彭成 郭行干 《电子技术应用》 北大核心 2012年第6期27-30,共4页
在对交流接触器能耗进行分析的基础上,根据交流接触器可用强激磁吸动和弱激磁吸持的特点,将其电磁系统的交流运行方式改为直流运行方式,采用自转换式改变占空比的节能方案,设计开发了一款智能型交流接触器节能专用集成电路芯片ZDLX。此... 在对交流接触器能耗进行分析的基础上,根据交流接触器可用强激磁吸动和弱激磁吸持的特点,将其电磁系统的交流运行方式改为直流运行方式,采用自转换式改变占空比的节能方案,设计开发了一款智能型交流接触器节能专用集成电路芯片ZDLX。此芯片采用0.5μm混合信号CMOS工艺。实测结果表明,此芯片配合交流接触器使用后可将后者功耗降低90%(仅为原功耗的10%)。因此该节能专用芯片ZDLX具有重要的社会和经济价值。 展开更多
关键词 交流接触器 节能 专用集成电路芯片
在线阅读 下载PDF
VLSI设计中一种新型的功能验证方法 被引量:3
19
作者 任宇 王以伍 《微计算机信息》 北大核心 2006年第12Z期285-287,共3页
本文在研究了传统的VLSI设计中采用的功能验证方法后,分析了各种方法的特点和不足之处。提出了一种新型的适合于大规模集成电路功能验证的新方法,详细介绍了这种功能验证方法的度量进度机制和验证完备性判断依据,并给出了这种新方法的... 本文在研究了传统的VLSI设计中采用的功能验证方法后,分析了各种方法的特点和不足之处。提出了一种新型的适合于大规模集成电路功能验证的新方法,详细介绍了这种功能验证方法的度量进度机制和验证完备性判断依据,并给出了这种新方法的操作流程和关键点。 展开更多
关键词 功能验证 VLSI asic 芯片
在线阅读 下载PDF
低功耗便携式数字音频广播收音机中AAC LC解码器的设计优化 被引量:5
20
作者 陆明莹 张丽丽 +2 位作者 王国裕 张红升 李良威 《电子与信息学报》 EI CSCD 北大核心 2011年第5期1229-1233,共5页
针对目前数字音频广播(DAB)收音机中DSP软件AAC+解码器功耗大的问题,该文提出了低功耗AAC LC解码器的ASIC设计,以极低的硬件代价完成了最基本的DAB+节目解码,加入DAB解码芯片后巧妙地实现了DAB+和DAB两种不同标准的兼容。该文设计优化... 针对目前数字音频广播(DAB)收音机中DSP软件AAC+解码器功耗大的问题,该文提出了低功耗AAC LC解码器的ASIC设计,以极低的硬件代价完成了最基本的DAB+节目解码,加入DAB解码芯片后巧妙地实现了DAB+和DAB两种不同标准的兼容。该文设计优化了反量化与IMDCT算法,使用了分时工作法,从而实现了低功耗。该设计的系统时钟为16.384 MHz,采用0.18μm CMOS工艺,功耗约为6.5 mW,并与DAB信道解码结合,通过了FPGA开发板上的实时验证,且完成了芯片的版图设计,芯片面积为14 mm2。 展开更多
关键词 AACLC解码器 数字音频广播(DAB)收音机 asic设计 FPGA验证 芯片版图
在线阅读 下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部