期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到2篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
55 nm金属沟槽通孔一体化刻蚀关键尺寸偏差与图形相关性研究 被引量：1
1
作者 聂钰节 江旻 昂开渠 《集成电路应用》 2018年第6期26-28,共3页
随着超大规模集成电路(VLSI)的特征尺寸不断缩小,在后段铜互联工艺中,为降低接触电阻(RC)延迟的影响,后段集成普遍采用低介电常数材料的双大马士革互连工艺。其中金属硬质掩模一体化刻蚀工艺是迄今为止最为先进的工艺,即能解决传统工艺... 随着超大规模集成电路(VLSI)的特征尺寸不断缩小,在后段铜互联工艺中,为降低接触电阻(RC)延迟的影响,后段集成普遍采用低介电常数材料的双大马士革互连工艺。其中金属硬质掩模一体化刻蚀工艺是迄今为止最为先进的工艺,即能解决传统工艺中所固有的低介电层顶部圆滑化,沟槽间的低介电层厚度变薄,又能解决侧壁角度变小等问题。但是金属阻挡层的引入以及金属沟槽和通孔同时刻蚀的进行,使得产生的聚合物更加复杂,金属互联沟槽关键尺寸受到影响更大。通过收集量产数据,对量产品的关键尺寸偏差和产品图形属性相关性进行分析,得到了刻蚀后关键尺寸和沟槽长度正相关性的创新性结论,可以帮助我们有效地预判新产品的关键尺寸大小,从而提前做出对应调整。 展开更多
关键词 集成电路制造 金属硬质掩膜 一体化刻蚀 关键尺寸偏差 透光率 沟槽长度
在线阅读 下载PDF
40nm一体化刻蚀工艺技术研究
2
作者 盖晨光 《半导体技术》 CAS CSCD 北大核心 2014年第8期589-595,共7页
用金属硬掩模层(MHM)进行一体化(AIO)刻蚀的工艺是40 nm节点后道工序的关键工艺技术。阐述了40 nm低功耗芯片工艺研发过程中,一体化刻蚀工艺开发所遇到的诸多工艺难题,并对其产生的机理进行了深入分析。结合工艺设备与工艺特性,进行了... 用金属硬掩模层(MHM)进行一体化(AIO)刻蚀的工艺是40 nm节点后道工序的关键工艺技术。阐述了40 nm低功耗芯片工艺研发过程中,一体化刻蚀工艺开发所遇到的诸多工艺难题,并对其产生的机理进行了深入分析。结合工艺设备与工艺特性,进行了刻蚀实验并对刻蚀工艺条件进行了优化,使用扫描电子显微镜(SEM)和透射电子显微镜(TEM)对样品形貌进行了观测,采用电迁移测试结构对通孔样品的可靠性进行了测试,结果表明,氮化钛厚度、沟槽剖面形貌和顶部缺口形貌得到优化,双大马士革凹槽形貌、通孔剖面形貌以及通孔底部完整性得到较好控制,解决了氟化钛残留问题,有效解决了一体化刻蚀的工艺难题。 展开更多
关键词 一体化刻蚀 金属硬掩模层 双大马士革 后道工艺(BEOL) 沟槽刻蚀
原文传递
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部