期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到2篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
高效高安全FPGA配置比特流密码算法及实现
1
作者 张彦龙 周婧 +6 位作者 邰瑜 蔡海洋 王硕 肖克 张雪婷 董晗 杜忠 《集成电路与嵌入式系统》 2025年第6期48-57,共10页
针对目前FPGA配置比特流解密认证资源开销大、效率低等问题,基于有限域GF(232)乘法运算提出了GMAC_GF32认证算法,并结合CTR模式的AES加密运算设计并实现了一种高效、高安全的FPGA配置比特流解密认证方法。该方法采用四级流水线设计实现A... 针对目前FPGA配置比特流解密认证资源开销大、效率低等问题,基于有限域GF(232)乘法运算提出了GMAC_GF32认证算法,并结合CTR模式的AES加密运算设计并实现了一种高效、高安全的FPGA配置比特流解密认证方法。该方法采用四级流水线设计实现AES256_CTR解密模块电路,使得每次解密时间与传输128位数据时间相匹配,最大化提高了FPGA解密的吞吐率,另外,每级流水线运算通过采用4个S-Box并行运算能够提高能量侧信道安全性。认证模块电路通过有限域GF(232)运算将现有验证码改进为32位,能够有效降低串行计算验证码的效率,提高时钟利用率,并且通过在认证模块电路引入内置多项式函数能够提高验证码的安全性,防止攻击码流的载入。基于FPGA原型验证板的实验验证结果表明,采用的流水线解密方式提升AES256_CTR算法的解密效率,将解密过程压缩到4个时钟周期;所提认证方法能够在维持认证强度的同时,大幅减少额外认证数据量及隐性时间成本,实现认证算法所消耗的面积资源减少96.5%;最终使得解密认证电路面积没有明显增加。本文提出的方法适用于对性能与安全均有较高要求的FPGA芯片设计场景。 展开更多
关键词 FPGA 配置比特流 解密认证 aes256 有限域运算
在线阅读 下载PDF
基于高速接口的SSD存储控制电路设计 被引量：1
2
作者 沈贵元 王志浩 《中国集成电路》 2018年第3期22-24,38,共4页
针对目前固态硬盘主控国产化自主可控的需求,设计了一款采用PCI E接口的数据存储控制电路。该方案与SATA 2.0接口相比,采用了PCI E2.0×2的形式,其读写速度有了明显提高。在主控芯片中对固态硬盘的可靠性采取了众多策略,大大延长了N... 针对目前固态硬盘主控国产化自主可控的需求,设计了一款采用PCI E接口的数据存储控制电路。该方案与SATA 2.0接口相比,采用了PCI E2.0×2的形式,其读写速度有了明显提高。在主控芯片中对固态硬盘的可靠性采取了众多策略,大大延长了NAND FLASH的使用寿命,安全性方面采用国密SM3、SM4和AES256进行加密,同时使用闪存阵列管理使得多通道可以并行进行,数据销毁上可以选择智能销毁和物理销毁两种方式,在紧急情况下最大限度的保证了用户信息的安全。 展开更多
关键词 固态硬盘 PCIE aes256 闪存阵列管理
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部