期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到3篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
ADF4157在数字预失真时钟方案中的应用 被引量：1
1
作者 张福洪 罗晚会 杨小海 《电子器件》 CAS 2010年第2期222-225,共4页
在功放数字预失真系统中,对其上下变频的本振时钟有着很高的要求,为此设计一种新的并结合ADF4157的数字预失真时钟方案。本文介绍了时钟方案的整体硬件架构设计以及ADF4157芯片主要寄存器配置,ADF4157的相位噪声和锁定时间通过ADIs-imPL... 在功放数字预失真系统中,对其上下变频的本振时钟有着很高的要求,为此设计一种新的并结合ADF4157的数字预失真时钟方案。本文介绍了时钟方案的整体硬件架构设计以及ADF4157芯片主要寄存器配置,ADF4157的相位噪声和锁定时间通过ADIs-imPLL仿真且分析其结果。对基于此时钟方案制作出来的PCB板仔细调试之后,ADF4157输出的本振频率达到设计要求。 展开更多
关键词 adf4157 ADIsim PLL 数字预失真 相位噪声 锁定时间
在线阅读 下载PDF
基于ADF4157的Σ-△小数分频锁相环频率合成器设计 被引量：4
2
作者 朱勇锋 《电子质量》 2011年第5期21-24,共4页
该文应用ADF4157 PLL集成芯片实现Σ-△小数分频锁相技术,重点讨论了1.35GHz～2.35GHz频段Σ-△小数分频频率合成的原理和实现方法。其相位噪声曲线图与传统的FPGA合成算法实现的结果基本一致。实验数据充分证明了Σ-△小数分频PLL集成... 该文应用ADF4157 PLL集成芯片实现Σ-△小数分频锁相技术,重点讨论了1.35GHz～2.35GHz频段Σ-△小数分频频率合成的原理和实现方法。其相位噪声曲线图与传统的FPGA合成算法实现的结果基本一致。实验数据充分证明了Σ-△小数分频PLL集成芯片可以替代传统的FPGA合成算法,具有易调试、集成度高、一致性好等优点。 展开更多
关键词 adf4157 Σ-△小数分频锁相环 ADISimPLL_3.30
在线阅读 下载PDF
基于Σ-Δ调制技术的小数分频锁相环的应用 被引量：4
3
作者 赵彦芬 《无线电工程》 2010年第4期49-51,共3页
介绍了基于Σ-Δ调制技术的小数分频的锁相环是怎样降低输出杂散的。正是因为基于Σ-Δ调制技术的小数分频与传统小数分频相比具有较低的输出杂散,应用前景广阔。通过实例分析说明在设计频率综合器时,采用小数分频替代整数分频,以达到... 介绍了基于Σ-Δ调制技术的小数分频的锁相环是怎样降低输出杂散的。正是因为基于Σ-Δ调制技术的小数分频与传统小数分频相比具有较低的输出杂散,应用前景广阔。通过实例分析说明在设计频率综合器时,采用小数分频替代整数分频,以达到改善相位噪声的目的。为了实现小步进,通常采用DDS+PLL,在对频率转换时间要求不高的情况,也可以用小数分频来替代。 展开更多
关键词 频率综合器 小数分频 相位噪声 ADF4156 adf4157
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部