期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到164篇文章
< 1 2 … 9 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于逻辑设计的光纤通信8B/10B编解码方法研究 被引量：23
1
作者 赵文虎 王志功 +2 位作者 费瑞霞 朱恩 吴微 《电路与系统学报》 CSCD 2003年第2期48-53,共6页
本文研究了8B/10B编码中的内在相关性,并在此基础上提出一种基于逻辑设计的编、解码方法,以达到简化实现结构,用于大规模集成电路设计的目的。仿真结果证明本方法的逻辑运算量小、速度快、可靠性高。同时根据仿真需要,采用0.25μm CMOS... 本文研究了8B/10B编码中的内在相关性,并在此基础上提出一种基于逻辑设计的编、解码方法,以达到简化实现结构,用于大规模集成电路设计的目的。仿真结果证明本方法的逻辑运算量小、速度快、可靠性高。同时根据仿真需要,采用0.25μm CMOS工艺制作了编解码芯片中TSPC结构D触发器,其电路面积仅为200μm2。经测试,芯片的工作频率可从150MHz一直到2.37GHz。在50欧姆负载条件下,2.37GHz时钟的二分频信号的电压峰-峰值为1.58V,信号占空比为49%,相位抖动为4ps rms。该测试结果为采用本方法设计不同速率的超高速编解码芯片奠定了基础。 展开更多
关键词 8b/10b码 编码 解码 逻辑运算 集成电路
在线阅读 下载PDF
使用纠错技术的8b/10b编码器设计 被引量：3
2
作者 张磊 夏传浩 洪一 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2012年第3期341-346,共6页
文章探讨了应用于高速串行数据传输系统中的8b/10b编码技术以及BCH乘积码编码技术,提出了具有纠错功能的8b/10b编码器。整个设计方案以Verilog实现,经过综合和验证,结果表明该设计方案满足高速串行数据传输的需要。
关键词 8b/10b编码 bCH码 乘积码 串行传输
在线阅读 下载PDF
一种新的8B/10B编解码方案设计与实现 被引量：9
3
作者 孙科达 石旭刚 史故臣 《光通信技术》 CSCD 北大核心 2009年第7期27-30,共4页
对现有不同的8B/10B编解码方案进行了介绍和分析,同时研究8B/10B的编码特点和内在相关性,在此基础上提出一种可移植性8B/10B编解码方法,用VHDL语言进行设计,给出了仿真和综合结果。将其嵌入到FPGA中可构成一个资源占用少、速度快、可靠... 对现有不同的8B/10B编解码方案进行了介绍和分析,同时研究8B/10B的编码特点和内在相关性,在此基础上提出一种可移植性8B/10B编解码方法,用VHDL语言进行设计,给出了仿真和综合结果。将其嵌入到FPGA中可构成一个资源占用少、速度快、可靠性高、可移植的IP核,实现了具体的硬件电路,验证了设计方法的有效性和可行性。 展开更多
关键词 8b/10b FPGA 查找表 VHDL
在线阅读 下载PDF
一种新的光纤通信8B/10B编解码实现方法研究 被引量：9
4
作者 戴居丰 贺传峰 毛陆虹 《电路与系统学报》 CSCD 北大核心 2005年第2期30-34,共5页
本文研究了8B/10B编码规则及其内在相关性,提出了一种查表和逻辑运算相结合的新的8B/10B编、解码方法,具有运算量小、编解码同步好、速度快、可靠性高等优点。该方法通过硬件描述语言Verilog HDL实现编解码算法的描述,并通过高性能的FPG... 本文研究了8B/10B编码规则及其内在相关性,提出了一种查表和逻辑运算相结合的新的8B/10B编、解码方法,具有运算量小、编解码同步好、速度快、可靠性高等优点。该方法通过硬件描述语言Verilog HDL实现编解码算法的描述,并通过高性能的FPGA器件进行仿真和综合,实现了具体的硬件电路,并验证了设计方法的有效性和可行性。采用该方法可实现不同速率的高速8B/10B编解码模块或芯片的设计。 展开更多
关键词 8b/10b码 编码 解码 光纤通信 集成电路
在线阅读 下载PDF
8B/10B编码器新型算法结构的设计与实现 被引量：9
5
作者 王方 周璐 张正璠 《微电子学与计算机》 CSCD 北大核心 2016年第10期151-154,158,共5页
针对目前数据传输对高速率的要求,在保留传统8B/10B编码优点的基础上,设计并实现了一种8B/10B新型算法结构,完成数据码和特殊码并行编码,编码器通过Cadence的NCVerilog进行功能验证,完成电路仿真与实现.通过Synopsys的Design Compiler... 针对目前数据传输对高速率的要求,在保留传统8B/10B编码优点的基础上,设计并实现了一种8B/10B新型算法结构,完成数据码和特殊码并行编码,编码器通过Cadence的NCVerilog进行功能验证,完成电路仿真与实现.通过Synopsys的Design Compiler工具在SMIC65nm工艺下进行综合,该编码器可达到在1GHz工作频率下占用逻辑资源面积为321μm2,具有运行速度快,占用逻辑资源小的特点. 展开更多
关键词 8b/10b 并行编码 游程值 高速通信
在线阅读 下载PDF
PCI-Express中8b/10b编码解码器的设计与实现 被引量：10
6
作者 许军 许西荣 《微电子学与计算机》 CSCD 北大核心 2006年第3期37-39,共3页
文章在研究了8b/10b编码原理的基础上,采用FPGA设计并实现了PCI-Express总线控制器中的8b/10b编码解码器。8b/10b编码是一种面向字节的二进制传输代码。这种代码特别适合于高速串行总线的数据传输。这种编码编码的基本特性是保证DC平衡... 文章在研究了8b/10b编码原理的基础上,采用FPGA设计并实现了PCI-Express总线控制器中的8b/10b编码解码器。8b/10b编码是一种面向字节的二进制传输代码。这种代码特别适合于高速串行总线的数据传输。这种编码编码的基本特性是保证DC平衡,采用8b/10b编码方式,可使得发送的“0”、“1”数量保持基本一致,连续的“1”或“0”不超过5位,从而保证信号DC平衡。8b/10b编码器可以通过一个5b/6b编码器和一个3b/4b编码器来实现。 展开更多
关键词 8b/10b 编码 解码
在线阅读 下载PDF
采用并行8b/10b编码的JESD204B接口发送端电路设计 被引量：14
7
作者 李长庆 程军 +1 位作者 李梁 龚燎 《微电子学与计算机》 CSCD 北大核心 2017年第8期70-75,共6页
为解决高速数据采样器采样数据的准确传输问题,对高速串行数据传输协议JESD204B进行了研究和设计.采用了一种名为并行编码的8b/10b编码电路,以减轻系统时钟的负担,提高数据传输速率,完成了发生器接口电路的设计.结果表明设计的接口电路... 为解决高速数据采样器采样数据的准确传输问题,对高速串行数据传输协议JESD204B进行了研究和设计.采用了一种名为并行编码的8b/10b编码电路,以减轻系统时钟的负担,提高数据传输速率,完成了发生器接口电路的设计.结果表明设计的接口电路功能正确,性能满足高速数据传输的要求;并行8b/10b编码电路可以显著提高数据传输率,降低系统时钟的要求. 展开更多
关键词 JESD204b 8b/10b编码 并行编码 接口系统
在线阅读 下载PDF
JESD204B接口协议中的8B/10B解码器设计 被引量：3
8
作者 陈登 姚亚峰 +1 位作者 欧阳靖 霍兴华 《电视技术》 北大核心 2014年第19期105-108,111,共5页
JESD204B是一种用于数据转换器和逻辑器件内部高速互连的行业新标准,可支持高达12.5 Gbit/s的多通道同步和串行数据传输。设计和实现了一种符合JESD204B协议规范的8B/10B解码器,除了能够正确解码外,还包括控制字符、判断电路、数据极性... JESD204B是一种用于数据转换器和逻辑器件内部高速互连的行业新标准,可支持高达12.5 Gbit/s的多通道同步和串行数据传输。设计和实现了一种符合JESD204B协议规范的8B/10B解码器,除了能够正确解码外,还包括控制字符、判断电路、数据极性检测和错误码字检测电路。利用极性信息简化了解码电路,利用组合逻辑提高了检错和极性检测速度,采取并行处理的拓扑结构加快了电路运行速度。跟其他典型电路相比,在芯片面积上缩小了近50%,最高工作频率提高了25%,满足JESD204B协议的指标要求。 展开更多
关键词 8b/10b解码器 SERDES JESD204b 电路设计
在线阅读 下载PDF
8B/10B编码器的设计及实现 被引量：22
9
作者 李宥谋 《电讯技术》 2005年第6期26-32,共7页
本文介绍了8B/10B编码技术,提出了一种简单、实用的8B/10B编码器的实现方法,并且采用Verilog语言设计了一种通用的软核。通过在FPGA器件上进行测试,电路稳定、可靠,可直接嵌入到需要8B/10B编码功能的收发器电路中。
关键词 串行数据传输 8b/10b编码 极性偏差(RD) VERILOG语言
在线阅读 下载PDF
基于8B/10B编码的高速长距离可靠传输设计 被引量：9
10
作者 任勇峰 杨舒天 刘东海 《现代电子技术》 2022年第20期26-30,共5页
工程项目经常需要在恶劣的环境下进行数据的采集与分析,考虑到测试人员的安全,通常采用远距离传输方案。基于此,文中提出一种在传输过程中实现直流平衡的8B/10B编码的传输方案。传统的传输技术一般使用传输速度稳定的RS 422和RS 485,但... 工程项目经常需要在恶劣的环境下进行数据的采集与分析,考虑到测试人员的安全,通常采用远距离传输方案。基于此,文中提出一种在传输过程中实现直流平衡的8B/10B编码的传输方案。传统的传输技术一般使用传输速度稳定的RS 422和RS 485,但二者传输速度较慢且均达不到240 Mb/s的高速传输要求。所提方案使用LVDS高速长线传输链路的可靠性设计,将LVDS作为数据的高速硬件接口,并在电路设计上加入缓冲器与驱动器来增加电路驱动能力和补偿远距离传输的数据损耗。另外,在逻辑设计中加入8B/10B编码机制来提高数据的可靠性,从而实现远距离传输。经验证,所设计系统工作稳定,串行数据在240 Mb/s的传输速率下,可实现在长度100 m的LVDS专用屏蔽双绞电缆的无误码率传输。 展开更多
关键词 数据通信 数据采集 高速传输 远距离传输 8b/10b编码 直流平衡 系统验证
在线阅读 下载PDF
光纤通道8B/10B编解码模块设计 被引量：10
11
作者 陈孟杰 于海勋 《电子测量技术》 2007年第5期161-164,168,共5页
8B/10B直流平衡编码是一种高性能的串行数据编码,也是光纤通道的一个重要组成部分。8B/10B编码由5B/6B编码和3B/4B编码2部分组成,本文以Disparity和RD(Run Disparity)属性为主线实现模块划分和算法优化。编码模块实际上是一个以Disparit... 8B/10B直流平衡编码是一种高性能的串行数据编码,也是光纤通道的一个重要组成部分。8B/10B编码由5B/6B编码和3B/4B编码2部分组成,本文以Disparity和RD(Run Disparity)属性为主线实现模块划分和算法优化。编码模块实际上是一个以Disparity为主线的查找表实现。解码模块分为有效性检测、特殊码解码、有效数据码解码以及RD计算和验证4个部分,并且采用流水线的方式实现。整个设计方案均以VHDL实现,并在QUARTUS-II4.0和Modelsim上进行综合和验证,结果表明该设计方法能够充分满足光纤通道的高速数据传输性能。 展开更多
关键词 光纤通道 8b/10b编码 DISPARITY RUN DISPARITY 流水线
在线阅读 下载PDF
一种新的8B/10B编码器的设计方法 被引量：2
12
作者 洪波 金宁 殷海兵 《电视技术》 北大核心 2009年第S2期102-104,共3页
研究了8B/10B(8 bit/10 bit)编码规则及其内在相关性,提出了一种简单实用的8B/10B编码器的实现方法,具有运算量小、速度快、可靠性高等优点。该方法通过硬件描述语言Verilog HDL实现编码算法的描述,并通过高性能的FPGA器件进行仿真和综... 研究了8B/10B(8 bit/10 bit)编码规则及其内在相关性,提出了一种简单实用的8B/10B编码器的实现方法,具有运算量小、速度快、可靠性高等优点。该方法通过硬件描述语言Verilog HDL实现编码算法的描述,并通过高性能的FPGA器件进行仿真和综合,实现了具体的硬件电路,并验证了设计方法的有效性和可行性。 展开更多
关键词 8b/10b码 编码 极性偏差 VERILOG语言
在线阅读 下载PDF
一种使用纠错技术的8B/10B编码器设计 被引量：3
13
作者 王方 万书芹 周璐 《固体电子学研究与进展》 CAS CSCD 北大核心 2016年第4期332-337,共6页
针对目前高速通信中对高速率和低误码率的要求,本文设计并实现了一种具有纠错功能的8B/10B新型算法结构,输入数据先经过(7,4)BCH编码电路进行编码后再送入8B/10B编码器中进行编码,8B/10B编码电路采用数据码组和特殊码组并行编码结构实... 针对目前高速通信中对高速率和低误码率的要求,本文设计并实现了一种具有纠错功能的8B/10B新型算法结构,输入数据先经过(7,4)BCH编码电路进行编码后再送入8B/10B编码器中进行编码,8B/10B编码电路采用数据码组和特殊码组并行编码结构实现。编码器通过Cadence的NCVerilog进行功能验证,完成电路仿真与实现。仿真结果表明,该电路可以正确实现8B/10B编码并具有纠正一位错码的能力。通过Synopsys的Design Compiler工具在SMIC 65nm工艺下进行综合,该编码器可达到在1GHz工作频率下占用逻辑资源面积为344μm2,具有运行速度快、占用逻辑资源小、误码率低的特点。 展开更多
关键词 (7 4)bCH 8b/10b 并行编码 游程值
在线阅读 下载PDF
一种新的8B/10B编码电路设计 被引量：8
14
作者 刘智 宁红英 王普昌 《通信技术》 2009年第7期60-61,84,共3页
高速串行数据传输中广泛采用8B/10B编码。为得到结构简单、易于大规模集成的编码电路,文中在深入分析8B/10B编码内在相关性和逻辑关系的基础上,采用ECL结构和0.6μm BiCMOS工艺,设计了8B/10B编码电路。并将该编码电路应用于传输速率400M... 高速串行数据传输中广泛采用8B/10B编码。为得到结构简单、易于大规模集成的编码电路,文中在深入分析8B/10B编码内在相关性和逻辑关系的基础上,采用ECL结构和0.6μm BiCMOS工艺,设计了8B/10B编码电路。并将该编码电路应用于传输速率400Mb/s的高速串行数据发送器中。与现有8B/10B编码方法相比,仿真结果表明采用该方法实现的编码电路逻辑运算量小、速度快;实测结果表明该编码电路具有误码率低、可靠性高等优点。 展开更多
关键词 8b/10b编码 数据极性 高速串行数据发送器
原文传递
一种基于FPGA的8B/10B编解码电路的设计与实现 被引量：11
15
作者 武小强 田小平 《西安邮电学院学报》 2010年第5期27-29,52,共4页
为提高8B/10B编解码电路的速度和实现低资源消耗,根据8B/10B编解码真值表的内在相关性和编码特点,采用降低查找表个数的方法,给出一种基于查找表的8B/10B编解码电路设计方案。实验仿真和数据分析显示,新方案较现有方案速度更高,资源消... 为提高8B/10B编解码电路的速度和实现低资源消耗,根据8B/10B编解码真值表的内在相关性和编码特点,采用降低查找表个数的方法,给出一种基于查找表的8B/10B编解码电路设计方案。实验仿真和数据分析显示,新方案较现有方案速度更高,资源消耗更低。 展开更多
关键词 8b/10b FPGA 直流平衡 查找表 不平衡度
在线阅读 下载PDF
8B/10B编码对高速传输的影响分析 被引量：11
16
作者 李玉伟 潘明海 《信息安全与通信保密》 2011年第3期41-43,共3页
研究了8B/10B编码的编码原理以及其内在特性。同时结合8B/10B编码的主要特点分析了其对PCIE等高速串行总线数据传输特性的影响。分析了利用编码的不一致性检测数据传输中的任意单个错误,并通过CRC校验提高系统的多错误纠检错能力。通过... 研究了8B/10B编码的编码原理以及其内在特性。同时结合8B/10B编码的主要特点分析了其对PCIE等高速串行总线数据传输特性的影响。分析了利用编码的不一致性检测数据传输中的任意单个错误,并通过CRC校验提高系统的多错误纠检错能力。通过仿真PCIE于2.5Gb/s的时钟下传输不同类型的数据来分析8B/10B编码利用DC平衡特点,解决AC耦合工作模式下低频数据失真与传输速度之间的矛盾。 展开更多
关键词 8b/10b编码 PCIE AC耦合 CRC校验
原文传递
光纤通信中8B/10B译码器的设计与实现 被引量：1
17
作者 秦蒙 何建强 《重庆电力高等专科学校学报》 2020年第6期17-20,共4页
提出了一种新的将查找表法与同步块分组法相结合的8B/10B译码方案,整个系统包括特殊字符检测模块、6B/5B译码模块、4B/3B译码模块及标记输出模块4个模块。该系统除了能够正确译码外,还具有码字类型判断、误码组检测、偏差检错及误码替... 提出了一种新的将查找表法与同步块分组法相结合的8B/10B译码方案,整个系统包括特殊字符检测模块、6B/5B译码模块、4B/3B译码模块及标记输出模块4个模块。该系统除了能够正确译码外,还具有码字类型判断、误码组检测、偏差检错及误码替换等功能。整体译码方案用VHDL语言实现算法描述,并在QuartusⅡ软件平台上完成了电路综合和波形仿真。实验结果表明,该方案具有占用资源少、逻辑运算量小、译码速度快、实时性好、检错率高等优点。 展开更多
关键词 光纤通信 8b/10b 译码器 VHDL
在线阅读 下载PDF
LVDS中8B/10B编码解码器的设计与实现 被引量：6
18
作者 杨佩 张丽娜 +2 位作者 张洵颖 龚龙庆 孟中峰 《微电子学与计算机》 CSCD 北大核心 2014年第5期41-43,48,共4页
在研究了8B/10B编码原理的基础上,针对在LVDS中的应用,提出了一种简单、实用的8B/10B编码解码器的实现方法,并采用VHDL语言进行了设计实现,且完成功能仿真和FPGA验证,编码解码的设计方案数据传输稳定,符合在LVDS中应用的设计要求.
关键词 8b/10b 编码 解码
在线阅读 下载PDF
光纤通道8B/10B编码的ASIC研究与设计 被引量：8
19
作者 唐兴 唐宁 《电子器件》 CAS 2011年第2期210-214,共5页
在目前的高速串行数据传输中广泛采用的是8B/10B编解码,为了达到简化实现结构,用于大规模集成电路的目的,研究了现有各种不同的8B/10B编解码的特点和内在相关性,并在此基础上介绍了用一种VHDL设计8B/1B编码逻辑描述的方法,将其设计成专... 在目前的高速串行数据传输中广泛采用的是8B/10B编解码,为了达到简化实现结构,用于大规模集成电路的目的,研究了现有各种不同的8B/10B编解码的特点和内在相关性,并在此基础上介绍了用一种VHDL设计8B/1B编码逻辑描述的方法,将其设计成专用集成电路或嵌入到FPGA中,构成一个逻辑运算量小,速度快,可靠性高的IP核,最后给出在Altera公司软件平台Quartus Ⅱ上进行的EDA综合仿真结果。该测试结果为采用本方法设计不同速率的超高速编解码芯片奠定了基础。 展开更多
关键词 8b/10b8b/10b(8bit/10bit)编解码 VHDL FPGA IP核
在线阅读 下载PDF
PCIE2.0中8b/10b编码器的实现与扩展 被引量：9
20
作者 蔡万楼 赵建中 吕英杰 《南开大学学报（自然科学版）》 CAS CSCD 北大核心 2019年第2期34-38,共5页
针对用于PCIE2.0物理层的8b/10b编码器及其扩展的16b/20b编码器,设计了一种新的实现方式.将8b/10b编码分为5b/6b编码和3b/4b编码两个子模块,根据PCIE2.0协议中规定的编码表采用极性分组和卡诺图化简的方式得到子模块逻辑表达式并组合实... 针对用于PCIE2.0物理层的8b/10b编码器及其扩展的16b/20b编码器,设计了一种新的实现方式.将8b/10b编码分为5b/6b编码和3b/4b编码两个子模块,根据PCIE2.0协议中规定的编码表采用极性分组和卡诺图化简的方式得到子模块逻辑表达式并组合实现8b/10b编码.然后分析了由其扩展的16b/20b编码器中3种不同流水线级数的实现方式,使用Synopsys的Design Compiler工具在SMIC55 nm工艺下进行综合,在250 M时钟频率下的组合逻辑资源面积仅为223μm^2,并根据综合结果分析了流水线级数对编码器性能的影响. 展开更多
关键词 8b/10b编码 流水线设计 高速接口 PCIE2.0
原文传递
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 9 下一页 到第 页
使用帮助 返回顶部