-
题名3D SoC并行测试中TAM调度优化设计
被引量：1
- 1
-
-
作者
吴欣舟
方芳
王伟
-
机构
合肥工业大学计算机与信息学院
合肥工业大学管理学院
-
出处
《计算机工程与应用》
CSCD
北大核心
2020年第4期31-36,共6页
-
基金
国家自然科学基金（No.61474035,No.61204046,No.61432004,No.61306049）
国家自然科学基金青年基金项目（No.61106037）
-
文摘
提出了一种在功耗及测试并行性约束下三维片上系统(System on Chip,SoC)绑定中测试阶段并行测试的优化策略,通过最大限度地利用测试访问机制(Test Access Mechanism,TAM)资源,大大减少了测试时间,降低了测试成本。在3D SoC的测试过程中系统TAM资源十分有限,通过设计相应的测试外壳结构,对系统当前状态下空闲的TAM资源与待测芯核内部扫描链进行重新分配,使待调度的芯核提前进入测试阶段,减少了并行测试过程中的空闲时间块。在该结构基础上调整各芯核调度顺序,使测试过程满足各项约束条件。在ITC’02电路上的实验结果表明,在同样的功耗约束及测试并行性约束条件下,所提方法与现有方法相比更有效地降低了测试时间。
-
关键词
三维片上系统(3d
SoC)
测试访问机制(TAM)
测试外壳
测试调度
测试时间
-
Keywords
3d System on Chip(3d SoC)
Test Access Mechanism(TAM)
test wrapper
test scheduling
test time
-
分类号
TP391.7
[自动化与计算机技术—计算机应用技术]
-
-
题名基于OST的3D SoC绑定中测试时间优化方法
- 2
-
-
作者
王丹
董浪
-
机构
贵州黔南经济学院信息学院
-
出处
《电脑编程技巧与维护》
2023年第12期150-152,共3页
-
文摘
针对硬晶片构成的3D SoC绑定中测试时间问题,提出了考虑测试引脚约束的最优搜索理论(OST)测试时间优化算法。选用ITC02测试基准电路中的5种典型电路,在基于蛮力法求解出来的所有堆叠方式中,抽取金字塔、菱形和倒金字塔结构的3D SoC,采用OST算法进行实验。结果表明,与已有算法相比,提出的OST算法显著缩短了绑定中的总测试时间;测试引脚一定时,与金字塔和菱形结构的3D SoC相比,倒金字塔3D SoC绑定中总测试时间最小。
-
关键词
OST算法
3d
SoC绑定
绑定中
测试时间
-
分类号
TN47
[电子电信—微电子学与固体电子学]
-
-
题名后摩尔时代新兴计算芯片进展
被引量：3
- 3
-
-
作者
武俊齐
赖凡
-
机构
中国电子科技集团公司第二十四研究所
-
出处
《微电子学》
CAS
北大核心
2020年第3期384-388,共5页
-
基金
模拟集成电路国家重点实验室基金资助项目(614280205030517)。
-
文摘
信息处理系统由于基础半导体技术遭遇"摩尔定律接近终结"和现行计算架构(冯·诺依曼架构)缺陷所导致的瓶颈,其发展受到严重挑战。为克服这些制约因素,一方面,集成电路开始沿着由技术内生动力和应用拉动的趋势,即"超越摩尔定律"和"超越CMOS"的方向,逐步发展,包括对单片3D系统和碳纳米管场效应晶体管芯片等新兴计算芯片技术的研究;另一方面,计算范式变革推动了以"神经形态计算"类脑芯片等构建的非冯·诺依曼架构的芯片迅速发展。本文从以上两个方面研究了后摩尔时代新计算芯片技术发展的脉络,分析了数字计算芯片、模拟计算芯片、神经形态计算芯片等新兴计算芯片技术的新进展。
-
关键词
摩尔定律
超越摩尔定律
超越CMOS
计算芯片
3d
SoC
碳纳米管场效应晶体管
冯·诺依曼架构
神经形态计算
量子计算
边缘计算
-
Keywords
Moore’s law
beyond Moore’s law
beyond CMOS
computing chip
3d SoC
carbon nanotube field effect transistor(CNTFET)
Von Neumann architecture
neuromorphic computing
quantum computing
edge computing
-
分类号
TN43
[电子电信—微电子学与固体电子学]
TN492
[电子电信—微电子学与固体电子学]
-
