传统网络依赖人工配置,在应对规模激增、需求复杂化及实时性要求提升的现代网络环境时,效率低下且成本高昂.大语言模型(Large Language Model,LLM)凭借其出色的自然语言理解能力,在网络自动化配置中展现出巨大的潜力.面向软件定义网络(S...传统网络依赖人工配置,在应对规模激增、需求复杂化及实时性要求提升的现代网络环境时,效率低下且成本高昂.大语言模型(Large Language Model,LLM)凭借其出色的自然语言理解能力,在网络自动化配置中展现出巨大的潜力.面向软件定义网络(Software Defined Networking,SDN),本文提出了一种基于LLM的轻量级自动化配置方法.在数据平面,提出了一种基于检索增强生成(Retrieval-Augmented Generation,RAG)技术的代码自动生成方法RetroP4,支持基于用户意图生成P4代码;在控制平面,提出了一种基于任务分解的流表自动生成方法CtrlSynth,支持基于用户意图和数据平面P4代码生成流表配置.实验结果表明:相较于通用大模型,RetroP4生成的P4代码的语法正确性提高了25%,语义正确性提高了87.5%;CtrlSynth能够准确生成与P4代码匹配的流表信息,在流量意图不超过300条时,准确率可达100%.展开更多
多路语音交换设备实现多个用户之间的语音通信,是现代办公常用的通信管理手段,包括数字信号处理(Digital Signal Processor,DSP)、用户线接口电路(Subscriber Line Interface Circuit,SLIC)等。重点论述DSP和SLIC的国产化,通过对比进口...多路语音交换设备实现多个用户之间的语音通信,是现代办公常用的通信管理手段,包括数字信号处理(Digital Signal Processor,DSP)、用户线接口电路(Subscriber Line Interface Circuit,SLIC)等。重点论述DSP和SLIC的国产化,通过对比进口器件的功能指标,提出合理的国产化替代方式,并给出设备总的实现方案。最后,通过进行实验验证,为多路语音交换设备提供可量产的国产化实现方案。展开更多
近十年来,随着网络技术的发展,网络带宽迅速增长,而同期CPU的性能未得到相应的提高。在吉比特网络下,网络终端CPU处理TCP/IP协议的能力已经成为限制网络应用的瓶颈。为了使终端用户能充分利用广阔的带宽资源,需要提高网络终端的协议处...近十年来,随着网络技术的发展,网络带宽迅速增长,而同期CPU的性能未得到相应的提高。在吉比特网络下,网络终端CPU处理TCP/IP协议的能力已经成为限制网络应用的瓶颈。为了使终端用户能充分利用广阔的带宽资源,需要提高网络终端的协议处理能力。文中基于FPGA的硬件设计,将原来由软件完成的IP层协议功能完全卸载出来,向CPU提供硬件支持。并且通过功能仿真、综合后仿真、布局布线后仿真验证了设计的可行性,由静态时序分析可知,协议处理器的时钟频率可达50 MH z,处理IP数据流的能力可以达到1.6 G b/s的网络线速度。展开更多
文摘传统网络依赖人工配置,在应对规模激增、需求复杂化及实时性要求提升的现代网络环境时,效率低下且成本高昂.大语言模型(Large Language Model,LLM)凭借其出色的自然语言理解能力,在网络自动化配置中展现出巨大的潜力.面向软件定义网络(Software Defined Networking,SDN),本文提出了一种基于LLM的轻量级自动化配置方法.在数据平面,提出了一种基于检索增强生成(Retrieval-Augmented Generation,RAG)技术的代码自动生成方法RetroP4,支持基于用户意图生成P4代码;在控制平面,提出了一种基于任务分解的流表自动生成方法CtrlSynth,支持基于用户意图和数据平面P4代码生成流表配置.实验结果表明:相较于通用大模型,RetroP4生成的P4代码的语法正确性提高了25%,语义正确性提高了87.5%;CtrlSynth能够准确生成与P4代码匹配的流表信息,在流量意图不超过300条时,准确率可达100%.
文摘多路语音交换设备实现多个用户之间的语音通信,是现代办公常用的通信管理手段,包括数字信号处理(Digital Signal Processor,DSP)、用户线接口电路(Subscriber Line Interface Circuit,SLIC)等。重点论述DSP和SLIC的国产化,通过对比进口器件的功能指标,提出合理的国产化替代方式,并给出设备总的实现方案。最后,通过进行实验验证,为多路语音交换设备提供可量产的国产化实现方案。
文摘近十年来,随着网络技术的发展,网络带宽迅速增长,而同期CPU的性能未得到相应的提高。在吉比特网络下,网络终端CPU处理TCP/IP协议的能力已经成为限制网络应用的瓶颈。为了使终端用户能充分利用广阔的带宽资源,需要提高网络终端的协议处理能力。文中基于FPGA的硬件设计,将原来由软件完成的IP层协议功能完全卸载出来,向CPU提供硬件支持。并且通过功能仿真、综合后仿真、布局布线后仿真验证了设计的可行性,由静态时序分析可知,协议处理器的时钟频率可达50 MH z,处理IP数据流的能力可以达到1.6 G b/s的网络线速度。
