期刊文献+
共找到75篇文章
< 1 2 4 >
每页显示 20 50 100
集成双输入缓冲前端的4 GS/s 13位TI-Pipelined-SAR ADC
1
作者 陈浩然 俞军 《电子科技大学学报》 北大核心 2025年第4期488-493,共6页
随着转换速率的提升,采样前端逐渐成为限制高速高精度模数转换器(ADC)性能的瓶颈。该文基于16 nm FinFET工艺设计了一款集成双输入缓冲前端的4 GS/s 13位时间交织-流水线逐次逼近型(TI-Pipelined-SAR)ADC。为降低多通道开关之间的串扰... 随着转换速率的提升,采样前端逐渐成为限制高速高精度模数转换器(ADC)性能的瓶颈。该文基于16 nm FinFET工艺设计了一款集成双输入缓冲前端的4 GS/s 13位时间交织-流水线逐次逼近型(TI-Pipelined-SAR)ADC。为降低多通道开关之间的串扰和通道内的回踢,提出了一种双输入缓冲前端结构;并采用通道间校准算法修正该结构引入的额外直流失调和增益失配。为提升采样速率,还提出了一种全CMOS快速导通的栅压自举采样电路。测试结果表明,该ADC在500 MHz输入信号频率下,实现了74.1 dBc的无杂散动态范围,信噪失真比达到了59.6 dB。 展开更多
关键词 模数转换器 输入缓冲前端 校准算法 栅压自举采样电路
在线阅读 下载PDF
Voltage-Mode Universal Biquad Filter Employing Single Voltage Differencing Differential Input Buffered Amplifier 被引量:2
2
作者 Kanhaiya Lal Pushkar Data Ram Bhaskar Dinesh Prasad 《Circuits and Systems》 2013年第1期44-48,共5页
A new multi function voltage-mode universal biquadratic filter using single Voltage Differencing Differential Input Buffered Amplifier (VD-DIBA), two capacitors and one resistor is proposed. The proposed configuration... A new multi function voltage-mode universal biquadratic filter using single Voltage Differencing Differential Input Buffered Amplifier (VD-DIBA), two capacitors and one resistor is proposed. The proposed configuration has four inputs and one output and can realize all the five standard filters from the same circuit configuration. The presented biquad filter offers low active and passive sensitivities. The validity of proposed universal biquadratic filter has been verified by SPICE simulation using 0.35 μm MIETEC technology. 展开更多
关键词 VOLTAGE Differencing Differential input buffered AMPLIFIER ANALOG Filter VOLTAGE-MODE
在线阅读 下载PDF
PERFORMANCE ANALYSIS OF AN INPUT-BUFFERED ATM SWITCHING FABRIC WITH INDEPENDENT WINDOW-ACCESS SCHEME
3
作者 Liu Yashe Liu Zengji Hu Zheng(National Key Laboratory of Integrated Service Networks, Xidian University, Xi’an 71007l) 《Journal of Electronics(China)》 1997年第3期220-227,共8页
In this paper, an Independent Window-Access(IWA) scheme is proposed, and the performance of an input-buffered ATM switching fabric with the IWA scheme is analysed by means of a probability generating function approach... In this paper, an Independent Window-Access(IWA) scheme is proposed, and the performance of an input-buffered ATM switching fabric with the IWA scheme is analysed by means of a probability generating function approach, the closed formulas of the average cell delay and the maximum throughput are given, and results show that the IWA scheme makes the switching fabric have better performances than traditional window-access scheme. The computer simulation results are in good agreement with these analytical results. 展开更多
关键词 input-buffered ATM switching FABRIC Window-access scheme Performance
在线阅读 下载PDF
PERFORMANCE ANALYSIS OF ATM SWITCH FABRIC WITH COMBINED-INPUT/OUTPUT BUFFERING
4
作者 Liu Yashe Liu Zengji Hu Zheng (National Key Laboratory of Integrated Services Networks, Xidian University, Xi’an 710071) 《Journal of Electronics(China)》 1998年第3期199-207,共9页
This paper analyses the performance of the ATM switch fabric with Combined-Input/ Output Buffering(C-IOB) under two different service principles for the cells at the head of line (HOL) positions of input buffers: Firs... This paper analyses the performance of the ATM switch fabric with Combined-Input/ Output Buffering(C-IOB) under two different service principles for the cells at the head of line (HOL) positions of input buffers: First Come First Service (FCFS)/Random Service(RS) for the set of HOL cells addressed to a given output port with different/same "age" (the waiting time at the HOL position) and Pure Random Service(PRS) for all HOL cells addressed to a given output port regardless of their "ages" while the Queue Loss (QL) transfer scheme is adopted for interaction between input and output buffers in the ATM switch fabric. The results obtained show that the C-IOB ATM switch fabric with PRS service policy and the QL transfer scheme is better than other buffering ATM switch fabrics. 展开更多
关键词 ATM SWITCHING FABRIC Combined-input/Output buffering(C-IOB) Service PRINCIPLE Performance
在线阅读 下载PDF
基于TOPSwitch-JX的宽输入范围精密仪表电源设计 被引量:3
5
作者 吕飞 陈宏钧 郭福娟 《电子测量技术》 2012年第4期32-36,共5页
为提高仪表电源的性能,保证仪表正常、稳定地工作,设计了一种宽输入电压范围的精密仪表电源。本系统以新型电源转换芯片TOPSwitch-JX为核心,设计反激式电路结构,并采用钳位式的RCD缓冲电路吸收剩磁能量,减小输出纹波和噪声,以提高电源... 为提高仪表电源的性能,保证仪表正常、稳定地工作,设计了一种宽输入电压范围的精密仪表电源。本系统以新型电源转换芯片TOPSwitch-JX为核心,设计反激式电路结构,并采用钳位式的RCD缓冲电路吸收剩磁能量,减小输出纹波和噪声,以提高电源转换效率。同时,设计了5绕组式的高频变压器,实现了3路电压隔离输出。实验结果表明,该电源具有工作稳定、输出纹波小、输入电压范围宽的优点,适合于作为精密仪表电源,可以广泛地推广和应用。 展开更多
关键词 精密仪表电源 TOPSwitch-JX 宽输入电压范围 RCD缓冲
在线阅读 下载PDF
K-窗口输入缓存ATM交换网的仿真
6
作者 石海 方勇 《上海大学学报(自然科学版)》 CAS CSCD 北大核心 2005年第3期230-233,共4页
针对N×N端口内部无阻塞输入缓存ATM交换网络的队头(HOLHeadofLine)阻塞现象,该文采用称为K窗口输入缓存交换方式,并且对该交换方法进行了仿真分析.该方法在每一时隙内,依次检测输入缓存队列中前K个信元的目的地址,从中选择满足无... 针对N×N端口内部无阻塞输入缓存ATM交换网络的队头(HOLHeadofLine)阻塞现象,该文采用称为K窗口输入缓存交换方式,并且对该交换方法进行了仿真分析.该方法在每一时隙内,依次检测输入缓存队列中前K个信元的目的地址,从中选择满足无阻塞交换条件的信元作为该时隙的交换信元,以减少HOL阻塞,从而提高互联网中该类ATM交换网络的信元通过率.当网络端口数N=512、窗口宽度K=14时,其信元通过率将达到90%以上. 展开更多
关键词 ATM交换 K-窗口 输入缓存 队头阻塞
在线阅读 下载PDF
Effect of cooling time t8/5 on microstructure and toughness of Nb-Ti- Mo microalloyed C-Mn steel 被引量:2
7
作者 Xiao-nan Wang Xia-ming Chen +4 位作者 Feng Wen Peng-fei Guo Lei Yang Qian Yan Hong-shuang Di 《Journal of Iron and Steel Research International》 SCIE EI CAS CSCD 2018年第10期1078-1085,共8页
In order to further optimize welding process of Nb-Ti-Mo microalloyed steel, welding thermal cycles on coarse-grained heat-affected zone (CGHAZ) of welded joints were simulated using Gleeble 1500. The microstructure... In order to further optimize welding process of Nb-Ti-Mo microalloyed steel, welding thermal cycles on coarse-grained heat-affected zone (CGHAZ) of welded joints were simulated using Gleeble 1500. The microstructure and low-temperature impact fracture were investigated using a scanning electron microscope and a pendulum impact machine, respectively. Moreover, the relationship between cooling time ts/5 and the microstructure of CGHAZ was discussed, and the effect of microstructure on impact toughness was also studied. As cooling time increased, martensite fraction decreased from 97.8% (3 s) to 3.0% (60 s). The fraction of martensite/austenite (M/A) constituent increased from 2.2% (3 s) to 39.0% (60 s), its shape changed from granular to strip, and the maximum length increased from 2.4 μm (3 s) to 7.0 μm (60 s). As cooling time increased, the prior austenite grain size increased from 34.0 μm (3 s) to 49.0 gm (60 s), the impact absorption energy reduced from 101.8 J (5 s) to 7.2 J (60 s), and the fracture mechanism changed from quasi-cleavage fracture to cleavage fracture. The decreased toughness of CGHAZ was due to the reduction of lath martensite-content, coarsening of original austenite grain, and increase and coarsening of M/A constituent. The heat input was controlled under 7 kJ cm-1 during actual welding for these steels. 展开更多
关键词 Microalloyed C-Mn steel Cooling time - Impact absorption energy M/A constituent Coarse-grained heataffected zone Heat input
原文传递
New VD-DIBA-Based Single-Resistance-Controlled Sinusoidal Oscillator 被引量:3
8
作者 Kanhaiya Lal Pushkar Rajendra Kumar Goel +2 位作者 Kavya Gupta Pinky Vivek Javed Ashraf 《Circuits and Systems》 2016年第13期4145-4153,共10页
A new Single-Resistance-Controlled (SRC) sinusoidal oscillator using single Voltage Differencing-Differential Input Buffered Amplifier (VD-DIBA), only four passive components (two capacitors and two resistors), is pre... A new Single-Resistance-Controlled (SRC) sinusoidal oscillator using single Voltage Differencing-Differential Input Buffered Amplifier (VD-DIBA), only four passive components (two capacitors and two resistors), is presented. The proposed structure provides the following advantageous features: 1) independent control of oscillation frequency and condition of oscillation and 2) low active and passive sensitivities. The effects of non-idealities of the VD-DIBA on the proposed oscillator have also been investigated. The proposed SRC sinusoidal oscillator has been checked for robustness using Monte-Carlo simulation. SPICE simulation results have been included using 0.35 μm MIETEC technology to confirm the validity of the proposed SRC sinusoidal oscillator. 展开更多
关键词 Voltage Differencing-Differential input buffered Amplifier Voltage-Mode Circuit Sinusoidal Oscillator
在线阅读 下载PDF
Electronically Controllable Quadrature Sinusoidal Oscillator Using VD-DIBAs
9
作者 Kanhaiya Lal Pushkar 《Circuits and Systems》 2018年第3期41-48,共8页
A new voltage-mode quadrature sinusoidal oscillator (QSO) using two voltage differencing-differential input buffered amplifiers (VD-DIBAs) and only three passive components (two capacitors and a resistor) is presented... A new voltage-mode quadrature sinusoidal oscillator (QSO) using two voltage differencing-differential input buffered amplifiers (VD-DIBAs) and only three passive components (two capacitors and a resistor) is presented. The proposed QSO circuit offers advantages of independent electronic control of both oscillation frequency and condition of oscillation, availability of two quadrature voltage outputs and low active and passive sensitivities. SPICE simulation results have been included using 0.35 μm MIETEC technology to confirm the validity of the proposed QSO oscillator. 展开更多
关键词 Voltage Differencing-Differential input buffered Amplifier VOLTAGE-MODE QUADRATURE Sinusoidal OSCILLATOR
在线阅读 下载PDF
智能网联汽车的高精地图数据交互模式 被引量:4
10
作者 张闯 应申 +2 位作者 王润泽 王舒曼 李霖 《测绘通报》 CSCD 北大核心 2024年第2期107-112,共6页
随着自动驾驶技术的发展,传统的地图服务已经不能满足以机器为主体的自动驾驶车辆的需要。具有更高精度、更多要素、更快更新频率的高精地图成为自动驾驶车辆的关键。不同来源数据之间的交互是高精地图用于自动驾驶导航决策的保证。针... 随着自动驾驶技术的发展,传统的地图服务已经不能满足以机器为主体的自动驾驶车辆的需要。具有更高精度、更多要素、更快更新频率的高精地图成为自动驾驶车辆的关键。不同来源数据之间的交互是高精地图用于自动驾驶导航决策的保证。针对智能网联汽车系统中高精地图的数据交互问题,本文首先对相关的研究进行了分析,依据高精地图的数据内容和数据来源对智能网联汽车中的高精地图数据进行再组织;然后详细阐述了基于车-路-云三方的高精地图数据交互的内容和交互机制,形成一个适用于智能网联汽车的高精地图数据交互模式;最后在仿真环境下对设计的数据交互模式进行了验证。 展开更多
关键词 高精地图 -- 数据交互 protocol buffer
原文传递
星上交换系统输入缓存调度算法 被引量:9
11
作者 张怡 周诠 黎军 《电子与信息学报》 EI CSCD 北大核心 2009年第6期1429-1432,共4页
为改善星上交换系统的性能,该文提出了一种新的输入缓存调度算法。该算法基于Crossbar交换结构,采用了串行调度思想,在兼顾每个端口公平性的基础上调整了输出端口的仲裁策略,增加了端口匹配的概率。该算法大大减小了调度时延和丢失率。... 为改善星上交换系统的性能,该文提出了一种新的输入缓存调度算法。该算法基于Crossbar交换结构,采用了串行调度思想,在兼顾每个端口公平性的基础上调整了输出端口的仲裁策略,增加了端口匹配的概率。该算法大大减小了调度时延和丢失率。分析与仿真结果表明,该算法在平均调度时延和信元丢失率等方面的性能指标均优于已有算法而且实现复杂度不增加。 展开更多
关键词 卫星通信 调度算法 输入缓存 串行调度
在线阅读 下载PDF
3D NoC中故障感知的RVOQ容错架构设计 被引量:3
12
作者 欧阳一鸣 何敏 +2 位作者 梁华国 汪秀敏 常郝 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2015年第1期192-200,共9页
针对因路由器内部输入缓存和交叉开关故障引起的可靠性及网络拥塞问题, 提出-种故障感知的RVOQ 容错架构设计方案. 首先在输入端口处增加冗余虚通道进行输入缓存故障的容错设计, 通过故障信息的反馈和仲裁算法使得数据选择有效的路径进... 针对因路由器内部输入缓存和交叉开关故障引起的可靠性及网络拥塞问题, 提出-种故障感知的RVOQ 容错架构设计方案. 首先在输入端口处增加冗余虚通道进行输入缓存故障的容错设计, 通过故障信息的反馈和仲裁算法使得数据选择有效的路径进行传输; 然后修改交叉开关的架构, 增加多路选择开关和相应控制模块, 输入数据优先考虑本地数据链路, 故障情况下选择冗余路径进行数据传输. 实验结果表明, 在故障数为3 时, 该方案比已有方法的时延降低了11%-53.1%; 在网络出现多个故障、面临网络重负载时, 仍然能够保证系统的高可靠性以及传输性能. 展开更多
关键词 三维片上网络 输入缓存 交叉开关 故障感知 容错
在线阅读 下载PDF
ATM交换单元输入缓冲方案的改进 被引量:4
13
作者 张新鹏 吴亚明 张文俊 《上海大学学报(自然科学版)》 CAS CSCD 2000年第3期215-221,共7页
改进的输入缓冲方案是在 ATM交换单元的输入队列和仲裁逻辑之间加入一个准随机存储器 .这个准随机存储器的作用是在保证去往同一出线的信元次序不变的条件下 ,信元可以随机争取出线 .作者计算了该方案的最大吞吐率、队列长度、信元丢失... 改进的输入缓冲方案是在 ATM交换单元的输入队列和仲裁逻辑之间加入一个准随机存储器 .这个准随机存储器的作用是在保证去往同一出线的信元次序不变的条件下 ,信元可以随机争取出线 .作者计算了该方案的最大吞吐率、队列长度、信元丢失率、平均时延 ,并与三种典型的缓冲方案进行了比较 。 展开更多
关键词 输入缓冲 准随机存储器 ATM交换单元 B-ISDN
在线阅读 下载PDF
基于CAN网络的嵌入式软PLC系统环形缓冲研究 被引量:7
14
作者 刘晓文 陈春旭 +3 位作者 张靖 张雷 胡延军 周兴 《工矿自动化》 北大核心 2015年第4期94-98,共5页
为降低嵌入式软PLC系统传输数据的误码率和丢包率,设计了嵌入式软PLC系统的环形缓冲区,建立了环形缓冲区数学模型,分析得到了环形缓冲区的状态方程、状态转移概率及其容量和被充满的概率通式。利用仿真得到不同条件下影响缓冲区容量大... 为降低嵌入式软PLC系统传输数据的误码率和丢包率,设计了嵌入式软PLC系统的环形缓冲区,建立了环形缓冲区数学模型,分析得到了环形缓冲区的状态方程、状态转移概率及其容量和被充满的概率通式。利用仿真得到不同条件下影响缓冲区容量大小的因素,得出在无数据丢失的前提下,缓冲区大小与数据输入流和输出流两者差值的关系:在其他条件不变的情况下,输入流速率与输出流速率的差值越大,所需要的环形缓冲区容量就越大。 展开更多
关键词 嵌入式软PLC系统 环形缓冲区模型 环形缓冲区容量 数据输入流 数据输出流 CAN总线
在线阅读 下载PDF
具有窗口接入和线群输出结构的输入缓冲ATM交换网络的性能分析 被引量:4
15
作者 刘亚社 刘增基 胡征 《电子学报》 EI CAS CSCD 北大核心 1999年第8期42-45,共4页
本文提出了具有组合的窗口接入和线群输出结构的输入缓冲ATM交换网络并对其性能进行了研究.通过概率生成函数方法得到了计算该交换网络最大吞吐率,平均信元时延和信元丢失率的封闭表达式,并通过计算机模拟实验验证了理论分析的精... 本文提出了具有组合的窗口接入和线群输出结构的输入缓冲ATM交换网络并对其性能进行了研究.通过概率生成函数方法得到了计算该交换网络最大吞吐率,平均信元时延和信元丢失率的封闭表达式,并通过计算机模拟实验验证了理论分析的精确性.研究结果表明,在随机均匀业务下,当窗口尺寸和输出群尺寸分别为4和16时,最大吞吐率可达到99%. 展开更多
关键词 ATM 交换网络 输入缓冲 窗口接入 线群
在线阅读 下载PDF
FPGA与DDR2 SDRAM互联的信号完整性分析 被引量:6
16
作者 吴长瑞 岑凡 蔡惠智 《计算机工程与应用》 CSCD 北大核心 2011年第29期158-160,共3页
论述了Virtex-5和DDR2 SDRAM在互联中的信号完整性问题,利用前仿和后仿的措施分析和验证了它们在不同互联拓扑结构下的信号完整性。通过原型机的测试,验证了该理论在高速电路设计中的应用有效性。
关键词 信号完整性 输入输出缓冲器信息规范模型 高速印制电路板设计 HyperLynx仿真
在线阅读 下载PDF
具有线群结构的输入缓冲ATM交换网络在双优先级业务下的性能分析 被引量:3
17
作者 刘亚社 刘增基 胡征 《通信学报》 EI CSCD 北大核心 1997年第10期7-14,共8页
本文对具有线群结构的输入缓冲ATM交换网络在双优先级业务下的时延和吞吐率性能进行了分析。借助概率母函数的方法,给出了高低优先级信元在缓冲器中的队长分布,时延分布,平均队长和平均时延以及交换网络最大吞吐率的封闭表达式,... 本文对具有线群结构的输入缓冲ATM交换网络在双优先级业务下的时延和吞吐率性能进行了分析。借助概率母函数的方法,给出了高低优先级信元在缓冲器中的队长分布,时延分布,平均队长和平均时延以及交换网络最大吞吐率的封闭表达式,并通过计算机仿真验证了分析结果的精确性。由于所采用的分析方法克服了传统的数值叠代计算方法的复杂性,因此,在ATM交换网络的工程设计中具有重要的实际意义。 展开更多
关键词 ATM 交换网络 线群结构 B-ISDN
在线阅读 下载PDF
基于I/O缓冲区读写的控制台远程交互模型 被引量:1
18
作者 唐磊 宋宇波 蓝智灵 《计算机工程》 CAS CSCD 2013年第1期275-278,共4页
在控制台程序远程交互时,使用添加远程通信模块的方法易降低控制台程序的兼容性,而重定向标准输入输出方法易降低系统软件的兼容性。针对以上问题,提出一种控制台远程交互模型。通过模拟键盘将数据输入到控制台窗口输入缓冲区,并从其输... 在控制台程序远程交互时,使用添加远程通信模块的方法易降低控制台程序的兼容性,而重定向标准输入输出方法易降低系统软件的兼容性。针对以上问题,提出一种控制台远程交互模型。通过模拟键盘将数据输入到控制台窗口输入缓冲区,并从其输出缓冲区得到回显数据。实验结果证明,该模型适用于各种常用控制台程序,不会与系统软件产生冲突,可实现与控制台程序的交互。 展开更多
关键词 输入缓冲区 输出缓冲区 控制台程序 远程交互 加载器 兼容性
在线阅读 下载PDF
视频服务器中多网络I/O的调度与接纳控制 被引量:2
19
作者 谢建国 陈建二 陈松乔 《软件学报》 EI CSCD 北大核心 2002年第8期1735-1740,共6页
在视频服务器中,由于网络I/O带宽比磁盘I/O带宽相对丰富而未得到研究者的重视,但当服务达到一定的规模、网络输出成为瓶颈时,在多网络I/O情况下,网络输出的量化计算则不可避免.着重探讨了视频服务器在多网络I/O并行输出的情况下,如何进... 在视频服务器中,由于网络I/O带宽比磁盘I/O带宽相对丰富而未得到研究者的重视,但当服务达到一定的规模、网络输出成为瓶颈时,在多网络I/O情况下,网络输出的量化计算则不可避免.着重探讨了视频服务器在多网络I/O并行输出的情况下,如何进行最大输出调度的问题,给出了3个调度算法及相应的接纳计算公式,特别是一个带缓冲的优化调度模型.实验结果显示,调度模型及规划性能是优越而有效的.该项工作对视频服务器的调度设计、资源的有效配置具有指导作用. 展开更多
关键词 视频服务器 多网络I/O 调度 接纳控制
在线阅读 下载PDF
一种用于高性能FPGA的多电平标准I/O电路 被引量:2
20
作者 曹正州 张胜广 +2 位作者 单悦尔 张艳飞 刘国柱 《半导体技术》 CAS 北大核心 2023年第10期919-927,共9页
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、大吞吐量的数据传输需求,设计了一种用于高性能FPGA的多电平标准I/O电路,输入信号范围为0~2.5 V,单个差分对I/O电路的最高数据传输速率为1.25 Gbit/s。在输入缓冲器中,通... 为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、大吞吐量的数据传输需求,设计了一种用于高性能FPGA的多电平标准I/O电路,输入信号范围为0~2.5 V,单个差分对I/O电路的最高数据传输速率为1.25 Gbit/s。在输入缓冲器中,通过互补自偏置的折叠式放大器和施密特触发器的设计,实现了对单端输入信号、半差分输入信号和全差分输入信号等多种电平标准的兼容。在输出缓冲器中,支持多种驱动电流的输出,并且可设置输出的翻转率,降低了同步开关输出可能引起的噪声。低电压差分信号驱动器采用了预加重电流技术,提高了信号的质量。该I/O电路同时集成了数控阻抗电路,可以实时地精确匹配传输线的阻抗特性,提高了信号的完整性。仿真和实测结果表明,该支持多电平标准的I/O电路能够为高性能FPGA提供灵活、可靠的高速数据传输功能。 展开更多
关键词 现场可编程门阵列(FPGA) 输入/输出缓冲器 多电平标准 数控阻抗(DCI) 低电压差分信号(LVDS)
原文传递
上一页 1 2 4 下一页 到第
使用帮助 返回顶部