-
题名RS码译码器综述
被引量：7
- 1
-
-
作者
王进祥
毛志刚
-
机构
哈尔滨工业大学微电子中心
-
出处
《微电子学》
CAS
CSCD
北大核心
1997年第2期115-120,共6页
-
文摘
ＲＳ码是差错控制领域中一类重要的线性分组码，由于具有很强的纠随机错和突发错的能力，因而被广泛应用于各种差错控制系统中。本文从ＲＳ译码算法、ＲＳ译码器的ＶＬＳＩ结构和ＲＳ码系统性能三方面论述了ＲＳ译码器的发展现状。
-
关键词
RS码
差错控制
线性分组码
译码器
-
Keywords
Reed Solomon code, Error control, linear group code, VLSI, Telecommunication, coder/decoder
-
分类号
TN764
[电子电信—电路与系统]
-
-
题名基于Verilog HDL设计线性分组编译码器
- 2
-
-
作者
崔鹏
李岩
-
机构
哈尔滨理工大学计算机科学与技术学院
-
出处
《哈尔滨理工大学学报》
CAS
2007年第3期55-57,61,共4页
-
文摘
针对传统电路图法设计复杂数字系统的周期长,需要专门的设计工具,需手工布线的缺陷,阐述了用Verilog HDL输入法在设计复杂电路方面的优势.并以线性分组码编译码器的具体设计实现说明了Verilog HDL设计的程序结构清晰,无需考虑具体电路的实现,大大减少了设计人员的工作量,提高了设计的准确性和效率.
-
关键词
VERILOG
HDL
自底向上
自顶向下
线性分组码编译码器
-
Keywords
Verilog HDL
bottom- up
top- bottom
coder ＆ decoder of linear array code
-
分类号
TP331.2
[自动化与计算机技术—计算机系统结构]
-
