期刊文献+
共找到12篇文章
< 1 >
每页显示 20 50 100
神光-Ⅲ主机装置高速时序控制研究 被引量:1
1
作者 张晓璐 王建军 +5 位作者 许党朋 汪凌芳 王超 唐菱 陈骥 党钊 《强激光与粒子束》 EI CAS CSCD 北大核心 2014年第5期65-68,共4页
神光-Ⅲ主机装置多束光脉冲之间的同步时序控制是通过三台任意波形发生器来实现的。提出由同步系统提供外时钟、外触发信号来实现三台任意波形发生器同步工作,并通过闭环监控手段来解决任意波形发生器开关机、重新加载时间波形后的相位... 神光-Ⅲ主机装置多束光脉冲之间的同步时序控制是通过三台任意波形发生器来实现的。提出由同步系统提供外时钟、外触发信号来实现三台任意波形发生器同步工作,并通过闭环监控手段来解决任意波形发生器开关机、重新加载时间波形后的相位跳变问题。实验验证证明采用该技术方案能够实现三台任意波形发生器的同步工作,保证了神光-Ⅲ主机装置高速时序的低抖动控制。 展开更多
关键词 外触发 时钟频率 任意波形发生器 高功率固体激光装置
在线阅读 下载PDF
基于时钟网络的高速数据采集与处理系统设计 被引量:2
2
作者 富帅 倪建军 +2 位作者 闫静纯 于双江 刘涛 《太赫兹科学与电子信息学报》 2021年第2期228-234,共7页
针对全波形激光雷达中高速率数据采集系统的需求,研制了一种基于时钟网络的高速数据采集与处理系统,对其中的关键技术进行了研究。在对FPGA片同步技术及时钟抖动机理进行分析的基础上,提出一种以锁相环和时钟缓冲器为主要构建单元的高... 针对全波形激光雷达中高速率数据采集系统的需求,研制了一种基于时钟网络的高速数据采集与处理系统,对其中的关键技术进行了研究。在对FPGA片同步技术及时钟抖动机理进行分析的基础上,提出一种以锁相环和时钟缓冲器为主要构建单元的高质量时钟网络管理方法。该时钟网络管理方法通过对高速ADC输出随路时钟的主动干预,解决了多路高速数据锁存困难的问题。实验结果显示:该高速数据采集与处理系统已实现高达1.2 GSPS的采样率以及与之匹配的数据处理速率,有效位数大于8 bit,在实现高速数据采集的同时满足较高分辨力的要求。 展开更多
关键词 激光测距 全波形 高速数据采集 时钟网络
在线阅读 下载PDF
电力系统功角测量方案的研究 被引量:5
3
作者 闫苏莉 《西安石油学院学报(自然科学版)》 1999年第3期30-33,41,共5页
电力系统中功角δ和系统的状态有着密切的联系,是判别电力系统稳定性的一个重要参量.例如,发电机的正常和进相运行、系统故障及其恢复过程中,功角的摆动和振荡等,都离不开功角的测量、监视和记录.因此,对功角的测量无论是对电力... 电力系统中功角δ和系统的状态有着密切的联系,是判别电力系统稳定性的一个重要参量.例如,发电机的正常和进相运行、系统故障及其恢复过程中,功角的摆动和振荡等,都离不开功角的测量、监视和记录.因此,对功角的测量无论是对电力系统的静态稳定还是暂态稳定都有着极其重要的意义.但多年来,一直无简易的方法实时遥测功角值,而是通过遥测其它各量计算出功角的估计值.笔者提出了两种直接测量功角的方法,并对其测量精度和误差进行了比较分析.因此,利用GPS同步时钟可精确地对功角进行测定. 展开更多
关键词 电力系统 功角测量 波形 同步时钟 遥测
在线阅读 下载PDF
基于时钟合成的高速任意波形数字信号产生方法 被引量:3
4
作者 贺庆 郝思聪 《北京信息科技大学学报(自然科学版)》 2020年第6期8-13,共6页
任意波形发生器是科研中应用广泛的通用测试仪器之一。目前任意波形发生器普遍采用直接数字合成(DDS)算法。但传统的DDS算法受限于取样时钟频率,限制了任意波形信号输出的频率范围。为了扩展输出波形信号的频率范围,提出一种时钟合成方... 任意波形发生器是科研中应用广泛的通用测试仪器之一。目前任意波形发生器普遍采用直接数字合成(DDS)算法。但传统的DDS算法受限于取样时钟频率,限制了任意波形信号输出的频率范围。为了扩展输出波形信号的频率范围,提出一种时钟合成方法,通过对频率控制字的累加、分相和组合,合成可控取样时钟,提高了取样时钟的上限频率。为了便于工程应用中的参数选择和误差估计,对该方法进行了参数分析,推导了杂散噪声的计算公式。通过在FPGA中对算法的仿真,验证了该方法的有效性。该方法在保证信号的高频率分辨率和相位分辨率的基础上,提高了输出信号最大频率,降低了处理器运算负荷。 展开更多
关键词 任意波形发生器 时钟合成 直接数字合成
在线阅读 下载PDF
异步时序逻辑电路的设计方法探讨
5
作者 黄建春 张君梅 《电气电子教学学报》 2006年第3期39-41,共3页
在传统的同步时序电路设计方法的基础上,提出了一种新的异步时序电路的设计方法。该方法直接从时序电路的时序波形图,获得触发器的触发脉冲;根据时钟信号作用下引起的状态转换,填写次态卡诺图。其特点是原理简单,易于理解,使设计更加直... 在传统的同步时序电路设计方法的基础上,提出了一种新的异步时序电路的设计方法。该方法直接从时序电路的时序波形图,获得触发器的触发脉冲;根据时钟信号作用下引起的状态转换,填写次态卡诺图。其特点是原理简单,易于理解,使设计更加直观清楚。 展开更多
关键词 异步时序逻辑电路 时钟信号 次态卡诺图 时序波形图
在线阅读 下载PDF
基于DDWS的复杂波形信号发生器实现 被引量:2
6
作者 田野 邵高平 谢巍 《信息工程大学学报》 2012年第1期54-59,共6页
针对现有信号发生器具有的宽频带复杂波形合成能力弱、建立时间长的问题,提出了一种以软件无线电平台为基础、基于DDWS技术的实现方案。该方案采用高性能DDS单元实现捷变频时钟;采用大容量高速FPGA实现序列合成技术;采用嵌入式处理器实... 针对现有信号发生器具有的宽频带复杂波形合成能力弱、建立时间长的问题,提出了一种以软件无线电平台为基础、基于DDWS技术的实现方案。该方案采用高性能DDS单元实现捷变频时钟;采用大容量高速FPGA实现序列合成技术;采用嵌入式处理器实现基于素材波形的合成算法。实验结果表明,该方法波形建立速度较快,并有效提高了信号发生器的复杂波形和任意波形合成能力。 展开更多
关键词 直接数字波形合成 波形合成 捷变频时钟 序列合成
在线阅读 下载PDF
GPS系统在微机故障录波器上的应用 被引量:1
7
作者 杨波 杨涛 《黑龙江电力》 CAS 2001年第3期176-177,183,共3页
全球定位系统 (GPS)可实时全天候地为全球范围任一物体 (从地面到 190 0 0km高空之间 )提供高精度的三维位置、三维速度和时间信息 ,是七维高精度导航系统。介绍了GPS系统的基本原理 ,阐述了同步时钟的建立方法及误差分析 ,给出了GPS系... 全球定位系统 (GPS)可实时全天候地为全球范围任一物体 (从地面到 190 0 0km高空之间 )提供高精度的三维位置、三维速度和时间信息 ,是七维高精度导航系统。介绍了GPS系统的基本原理 ,阐述了同步时钟的建立方法及误差分析 ,给出了GPS系统与微机故障录波器的接口方法。 展开更多
关键词 全球定位系统 故障录波器 同步时钟 GPS 微机 电力系统
在线阅读 下载PDF
一种Sigma Delta调制的SATA3扩频时钟发生器
8
作者 王希 邵刚 +1 位作者 吕俊盛 田泽 《计算机技术与发展》 2016年第4期144-147,共4页
文中设计了一款符合SATA3协议、具有Sigma Delta调制特性的扩频时钟发生器。该电路基于小数分频锁相环,由相位比较器、电荷泵、环路滤波器、压控振荡器、分频器、三角波发生器和扩频调制器组成。通过三角波发生器产生固定频率的三角波,... 文中设计了一款符合SATA3协议、具有Sigma Delta调制特性的扩频时钟发生器。该电路基于小数分频锁相环,由相位比较器、电荷泵、环路滤波器、压控振荡器、分频器、三角波发生器和扩频调制器组成。通过三角波发生器产生固定频率的三角波,经过Sigma Delta调制器对三角波进行处理,实现对锁相环环路分频比的调制,进而使电路的环路特性满足SATA3协议的要求。该扩频时钟发生器的输入时钟为100 MHz,时钟输出以31.25 k Hz的调制频率由6 GHz向下扩频5 000 ppm,得到的功率相比于未使用向下扩频时减小了21.58 d B。文中所设计的电路采用65 nm CMOS工艺,所用的电源电压为1.2 V,功耗大小约为43 m W。该结构受到工艺参数变化的影响较小,电路结构相对简单,性能稳定,便于集成。 展开更多
关键词 SATA3 锁相环 扩频时钟 三角波调制
在线阅读 下载PDF
高质量七倍分频电路的设计与实现
9
作者 张继刚 李维忠 《现代电子技术》 2008年第6期12-13,18,共3页
提出一种可实现占空比为50%的7倍时钟分频电路的高可靠性设计方案,并分别给出由分立元件组构和由Verilog HDL语言描述的2种实现方法。与已有方案相比,该设计不仅可以节省器件资源,而且完全避免了冒险现象对于分频时钟波形造成的影响。在... 提出一种可实现占空比为50%的7倍时钟分频电路的高可靠性设计方案,并分别给出由分立元件组构和由Verilog HDL语言描述的2种实现方法。与已有方案相比,该设计不仅可以节省器件资源,而且完全避免了冒险现象对于分频时钟波形造成的影响。在Quartus环境下,分别对门级设计和基于Verilog HDL语言的行为级描述进行仿真验证,结果显示该方案合理可行。 展开更多
关键词 奇数次分频器 格雷码计数器 时钟波形 FPGA
在线阅读 下载PDF
基于CPLD的数字钟设计 被引量:4
10
作者 雷琼 《自动化与仪器仪表》 2017年第1期35-37,40,共4页
简述了一种基于CPLD的数字钟设计方案,文中所设计的数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用。通过使用EDA软件MAX+plus... 简述了一种基于CPLD的数字钟设计方案,文中所设计的数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用。通过使用EDA软件MAX+plusⅡ设计数字钟系统,阐述了自上向下和层次化设计方法及电路微型化的可行性。利用VHDL硬件描述语言结合CPLD可编程器件进行数字钟的设计,并通过数码管驱动电路动态显示计时结果,进一步说明CPLD器件值得在电路研究、设计中推广。 展开更多
关键词 CPLD VHDL 数字钟 电子系统 EDA 仿真波形
原文传递
基于时钟抖动跟踪的PLL工作稳定性监测
11
作者 占文生 钟子发 +1 位作者 龚伟 于国成 《电子测试》 2011年第7期46-49,共4页
针对复杂设备中PLL工作稳定性监测问题,建立了一种基于时钟抖动跟踪技术的PLL监测模型。采用迟延系统保证输入时钟与PLL时钟同相,消除了输入时钟抖动对PLL抖动判断的影响,利用先验知识序列消除了判断序列中确定分量,确保模型判断序列中... 针对复杂设备中PLL工作稳定性监测问题,建立了一种基于时钟抖动跟踪技术的PLL监测模型。采用迟延系统保证输入时钟与PLL时钟同相,消除了输入时钟抖动对PLL抖动判断的影响,利用先验知识序列消除了判断序列中确定分量,确保模型判断序列中只有PLL输出时钟抖动引起的噪声分量,利用计数器对噪声分量进行采集周期内统计,可以判定PLL时钟短周期内抖动情况,最后利用二级计数器对抖动严重的周期数进行统计进行判定某时间段的PLL抖动情况。提出了一种利用波形重构技术提高整个模型的监督和评判能力的方法。该模型易在FPGA中实现,能够实时地对PLL进行监测。 展开更多
关键词 锁相环 时钟抖动跟踪 波形重构
在线阅读 下载PDF
System design for precise digitization and readout of the CSNS-WNS BaF2 spectrometer 被引量:1
12
作者 张德良 曹平 +5 位作者 王奇 何兵 张雅希 齐心成 余滔 安琪 《Chinese Physics C》 SCIE CAS CSCD 2017年第2期159-165,共7页
The BaF2 (barium fluoride) spectrometer is one of the experiment facilities at the CSNS-WNS(White Neutron Source at China Spallation Neutron Source), currently under construction. It is designed to precisely measu... The BaF2 (barium fluoride) spectrometer is one of the experiment facilities at the CSNS-WNS(White Neutron Source at China Spallation Neutron Source), currently under construction. It is designed to precisely measure the(n, γ) cross section, with 92 crystal elements and complete 4π steradian coverage. In order to improve the precision of measurement, in this paper, a new precise digitization and readout method is proposed. Waveform digitizing with 1 GSps sampling rate and 12-bit resolution is used to precisely capture the detector signal. To solve the problem of massive data readout and processing, the readout electronics is designed as a distributed architecture with 4 PXIe crates. The digitized signal is concentrated to the PXIe crate controller through a PCIe bus on the backplane and transmitted to the data acquisition system over gigabit Ethernet in parallel. Besides, the clock and trigger can be fanned out synchronously to every electronic channel over a high-precision distribution network. Test results show that the prototype of the readout electronics can achieve good performance and meet the requirements of the CSNS-WNS BaF2 spectrometer. 展开更多
关键词 CSNS-WNS BaF2 spectrometer readout electronics waveform digitizing clock and trigger network
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部