期刊文献+
共找到17篇文章
< 1 >
每页显示 20 50 100
A Novel Clock Feedthrough Frequency Compensation for Fast-Settling of Folded-Cascode OTA
1
作者 宁宁 于奇 +3 位作者 王向展 戴广豪 刘源 杨谟华 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2006年第10期1737-1741,共5页
Based on the minimum settling time (MST) theory and step-response analysis of the second order system in active switched capacitor (SC) networks, a novel clock feedthrough frequency compensation (CFFC) method fo... Based on the minimum settling time (MST) theory and step-response analysis of the second order system in active switched capacitor (SC) networks, a novel clock feedthrough frequency compensation (CFFC) method for a folded-cascode OTA is proposed. The damping factor r/is adjusted by using MOS capacitors to introduce clock feedthrough so that the OTA can obtain the MST state and thus achieve fast settling. Research results indicate that the settling time of the compensated OTA is reduced by 22.7% ;as the capacitor load varies from 0.5 to 2.5pF,the improved settling time increases approximately linearly from 3.62 to 4.46ns: for VGA application, fast settling can also be achieved by modifying the MOS capacitor value accordingly when the closed loop gain of the compensated OTA varies. 展开更多
关键词 clock feedthrough frequency compensation fast settling folded-cascode OTA minimum settling time VGA
在线阅读 下载PDF
基于动态失调消除的高精度比较器校准架构研究
2
作者 李荣正 《中国集成电路》 2025年第6期30-34,共5页
本文针对消费电子BMS系统中多次比较型ADC的失调校准需求,提出一种基于互补式MOS开关阵列与分布式电荷存储单元的动态失调消除架构。通过双相时钟控制的电荷平衡机制,结合栅极耦合电容特性,在180nm工艺制程下,支持供电电压范围3V到5V,... 本文针对消费电子BMS系统中多次比较型ADC的失调校准需求,提出一种基于互补式MOS开关阵列与分布式电荷存储单元的动态失调消除架构。通过双相时钟控制的电荷平衡机制,结合栅极耦合电容特性,在180nm工艺制程下,支持供电电压范围3V到5V,有效抑制时钟馈通效应与沟道电荷注入引起的mV级失调,满足高精度比较电路的需要。 展开更多
关键词 失调校准 动态电荷平衡 时钟馈通
在线阅读 下载PDF
一种基于双钳位技术的宽范围高精度电流匹配电荷泵设计
3
作者 郑佳坤 曲杨 常玉春 《半导体光电》 CAS 北大核心 2024年第5期720-725,共6页
基于TSMC 65 nm CMOS工艺,设计了一款基于双钳位技术,实现在宽电压范围下,满足高精度电流匹配电荷泵电路。双钳位技术可以避免使用轨对轨运放所带来的电路结构复杂化的问题,并且通过增加调节开关管和互补开关计数,有效地优化电荷共享、... 基于TSMC 65 nm CMOS工艺,设计了一款基于双钳位技术,实现在宽电压范围下,满足高精度电流匹配电荷泵电路。双钳位技术可以避免使用轨对轨运放所带来的电路结构复杂化的问题,并且通过增加调节开关管和互补开关计数,有效地优化电荷共享、时钟馈通以及电荷注入等非理性效应对电路的影响。仿真结果表明,与传统电荷泵电路相比,在电源电压为1.2 V、电荷泵电流为50μA时,双钳位电荷泵电路的电流匹配度在0.2~1.0 V范围内可以保持在0.03%以内。 展开更多
关键词 电荷泵 双钳位技术 电流失配 时钟馈通 电荷共享
原文传递
一种开关电流电路时钟馈通的补偿技术 被引量:8
4
作者 李拥平 石寅 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2003年第7期775-779,共5页
提出一种开关电流电路时钟馈通的补偿技术 .这种技术可以同时取消误差电流中的常数项和信号关联项 .在相同工艺条件下的 HSPICE仿真结果表明 :文中提出的时钟馈通补偿技术的开关电流存储单元与基本的开关电流存储单元相比 ,误差电流减小... 提出一种开关电流电路时钟馈通的补偿技术 .这种技术可以同时取消误差电流中的常数项和信号关联项 .在相同工艺条件下的 HSPICE仿真结果表明 :文中提出的时钟馈通补偿技术的开关电流存储单元与基本的开关电流存储单元相比 ,误差电流减小了 10 0倍 . 展开更多
关键词 开关电流 时钟馈通 补偿
在线阅读 下载PDF
一种高速高宽带主从式采样保持电路 被引量:3
5
作者 丁浩 王建业 +1 位作者 刘伟 熊永忠 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2018年第4期123-128,共6页
基于0.13μm SiGe BiCMOS工艺设计并实现了一种新型高速高宽带主从式采样保持电路.该电路采用PMOS源极跟随器作输入级实现了直流耦合,使得低频、低偏置电压信号也可以被正常采样.采用Cherry-Hooper放大器将带宽提升至18GHz.通过主从式... 基于0.13μm SiGe BiCMOS工艺设计并实现了一种新型高速高宽带主从式采样保持电路.该电路采用PMOS源极跟随器作输入级实现了直流耦合,使得低频、低偏置电压信号也可以被正常采样.采用Cherry-Hooper放大器将带宽提升至18GHz.通过主从式采样结构和交叉耦合电容消除了信号馈通,使用互补三极管抵消了时钟馈通的影响,将无杂散动态范围控制在33~38dB.对比结果表明,这种设计方案在带宽方面具有较大的优势,并且具有较高的采样率. 展开更多
关键词 高速高宽带 主从式采样 采样保持电路 信号馈通 时钟馈通 模数转换器
在线阅读 下载PDF
Flip-around结构高速采样保持电路的设计 被引量:1
6
作者 姚若河 朱建培 +1 位作者 吴为敬 张炜华 《微电子学》 CAS CSCD 北大核心 2006年第2期225-228,共4页
分析了Flip-around结构采样保持电路产生失真的原因。采用增加哑开关管的自举开关,消除与输入有关的电荷注入和时钟馈通;采用增益增强技术,提高运算放大器的直流增益,并通过调整辅助运放的负载电容大小,实现主运放建立时间特性的优化。... 分析了Flip-around结构采样保持电路产生失真的原因。采用增加哑开关管的自举开关,消除与输入有关的电荷注入和时钟馈通;采用增益增强技术,提高运算放大器的直流增益,并通过调整辅助运放的负载电容大小,实现主运放建立时间特性的优化。设计了一个Flip-around结构的高速采样保持电路;对电路各模块进行了功能仿真,给出了整个采样保持电路的仿真结果。 展开更多
关键词 采样保持电路 增益增强 自举开关 时钟馈通
在线阅读 下载PDF
一种用于14bit 50MHz流水线模数转换器的CMOS采样开关 被引量:2
7
作者 胡晓宇 周玉梅 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第9期1488-1493,共6页
分析了影响CMOS采样开关性能的非理想因素,针对14bit50MHzA/D转换器对采样开关特性的要求,提出了一种新型的时钟馈通补偿结构.该结构通过增加dummy开关管能够有效消除时钟馈通对采样值的影响,打破了开关设计中速度和精度之间的制约关系... 分析了影响CMOS采样开关性能的非理想因素,针对14bit50MHzA/D转换器对采样开关特性的要求,提出了一种新型的时钟馈通补偿结构.该结构通过增加dummy开关管能够有效消除时钟馈通对采样值的影响,打破了开关设计中速度和精度之间的制约关系.基于SMIC0.25μm标准CMOS数模混合工艺,采用Hspice对电路进行了模拟.模拟结果显示,在输入信号为23.3MHz正弦波,峰峰值为2V,采样时钟频率为50MHz,时钟上升/下降时间为0.1ns时,无杂散动态范围达到92dB,信噪失真比达到83dB;同时时钟馈通效应造成的保持误差由5.5mV降为90μV.这种具有时钟馈通补偿结构的采样开关特别适用于高速高分辨率模数转换器. 展开更多
关键词 栅压自举采样开关 非线性 时钟馈通补偿 保持误差 模数转换器
在线阅读 下载PDF
实现折叠共栅共源运放MST的时钟馈通频率补偿方法
8
作者 王向展 宁宁 +2 位作者 于奇 戴广豪 杨谟华 《电子与信息学报》 EI CSCD 北大核心 2007年第3期743-746,共4页
该文基于二阶系统最小建立时间(MST)理论和阶跃响应分析,提出了一种新型的时钟馈通频率补偿方法。该方法通过MOS电容引入时钟馈通进行频率补偿,无需对运放结构和参数进行调整。在Cadence ADE仿真环境下运用SMIC 0.35μm 2P3M Polyside S... 该文基于二阶系统最小建立时间(MST)理论和阶跃响应分析,提出了一种新型的时钟馈通频率补偿方法。该方法通过MOS电容引入时钟馈通进行频率补偿,无需对运放结构和参数进行调整。在Cadence ADE仿真环境下运用SMIC 0.35μm 2P3M Polyside Si CMOS模型参数,对折叠共源共栅放大器进行了模拟分析。结果表明,补偿后的运放实现了MST状态,并缩短了建立时间22.7%,提高了其响应速度。在0.5pF^2.5pF负载电容范围内,其建立时间近似线性变化,且对应每一负载电容值均达到MST状态。该方法可望应用于高速有源开关电容网络及其相关领域。 展开更多
关键词 最小建立时间 时钟馈通 快速建立 折叠式共源共栅运放 开关电容网络
在线阅读 下载PDF
一种新型高性能开关电流存储单元的设计 被引量:1
9
作者 谈作伟 王卫东 《电子器件》 CAS 2009年第6期1077-1079,1083,共4页
利用一种新技术,在低压(1.8 V)条件下,设计了一种高性能的开关电流(SI)存储单元电路。该电路通过在基本存储单元基础上增加一个电压反转跟随器电路(FVF),从存储晶体管的输入端直接消除时钟馈通(CFT)误差电压,从而阻止了电流误差的产生,... 利用一种新技术,在低压(1.8 V)条件下,设计了一种高性能的开关电流(SI)存储单元电路。该电路通过在基本存储单元基础上增加一个电压反转跟随器电路(FVF),从存储晶体管的输入端直接消除时钟馈通(CFT)误差电压,从而阻止了电流误差的产生,使得输出端的CFT误差电流降为原来的6%,并通过Hspice给出了仿真结果。结果表明所设计的电路方案正确有效。 展开更多
关键词 SI存储单元 FVF 时钟馈通误差 HSPICE
在线阅读 下载PDF
高性能开关电流存储单元的设计及应用 被引量:1
10
作者 李帆 王卫东 《电子技术应用》 北大核心 2009年第4期60-62,共3页
对第一代开关电流存储单元产生的时钟馈通误差做了合理的近似分析,设计了一种高性能开关电流存储单元。该电路仅在原存储单元的基础上增加了一个MOS管,使误差降为原来的4%,是同类研究中最简单的结构。用它构造的双线性积分器性能良好,... 对第一代开关电流存储单元产生的时钟馈通误差做了合理的近似分析,设计了一种高性能开关电流存储单元。该电路仅在原存储单元的基础上增加了一个MOS管,使误差降为原来的4%,是同类研究中最简单的结构。用它构造的双线性积分器性能良好,可作为滤波器、Σ-△调制器等系统的基本模块。 展开更多
关键词 开关电流存储单元 时钟馈通误差 双线性积分器
在线阅读 下载PDF
一种用于流水线ADC中的全差分运算放大器 被引量:1
11
作者 郭晓丽 张珂殊 《计算机仿真》 CSCD 北大核心 2014年第6期243-246,397,共5页
在数模转换放大器优化设计的研究中,基于CMOS 0.18um工艺,设计了一种用于流水线ADC的两级全差分运算放大器。上述运算放大器由套筒式输入级和共源增益级构成,针对相位裕度和建立时间分别进行了米勒补偿和时钟馈通频率补偿,最重要的是采... 在数模转换放大器优化设计的研究中,基于CMOS 0.18um工艺,设计了一种用于流水线ADC的两级全差分运算放大器。上述运算放大器由套筒式输入级和共源增益级构成,针对相位裕度和建立时间分别进行了米勒补偿和时钟馈通频率补偿,最重要的是采用了一种稳定的共模反馈结构。经仿真可得,在1.8V电源电压和2pF负载下,运放的直流增益为81.09dB,单位增益带宽为792.1MHz,相位裕度为47.98°,建立时间为39.12ns。运放具有较高增益、足够的相位裕度和较小的建立时间,非常适合用于高精度流水线ADC的级间增益电路和采样保持电路。 展开更多
关键词 全差分运算放大器 共模反馈 米勒补偿 时钟馈通频率补偿
在线阅读 下载PDF
开关电流电路及其误差分析 被引量:1
12
作者 陈曦 高勇 《现代电子技术》 2006年第10期99-100,104,共3页
开关电流(SI)技术是有望取代开关电容技术的一种新的采样数据技术。首先介绍了开关电流技术的概念及优点,然后以SI电路基本存储单元为例分析了开关电流电路中可能存在的误差。最后,针对电路中存在的失配误差、传输误差、噪声误差及电荷... 开关电流(SI)技术是有望取代开关电容技术的一种新的采样数据技术。首先介绍了开关电流技术的概念及优点,然后以SI电路基本存储单元为例分析了开关电流电路中可能存在的误差。最后,针对电路中存在的失配误差、传输误差、噪声误差及电荷注入误差等提出了一些解决方法,如S2I技术等。 展开更多
关键词 开关电流(SI) 电荷注入误差 时钟馈通 失配误差
在线阅读 下载PDF
非线性直流增益对Delta-Sigmal开关电容调制器的影响
13
作者 潘宇 吴玉广 吴琨 《微电子学与计算机》 CSCD 北大核心 2008年第4期63-67,71,共6页
现有的Delta-Sigmal开关电容调制器模型中,没有考虑积分器的有限直流增益(DCG)非线性因素.通过对非线性DCG分析、估算,给出它的分析、估算与模型.同时给出一套精确的开关电容Δ∑调制器的行为级模型.该模型同时考虑了噪声(开关与运放的... 现有的Delta-Sigmal开关电容调制器模型中,没有考虑积分器的有限直流增益(DCG)非线性因素.通过对非线性DCG分析、估算,给出它的分析、估算与模型.同时给出一套精确的开关电容Δ∑调制器的行为级模型.该模型同时考虑了噪声(开关与运放的热噪声)、时钟抖动,以及非理想情况下,积分器与运放的有限直流增益与单位增益带宽等因素.通过对二阶调制器行为级模型的仿真,验证了非线性有限直流增益会使调制器的输出谐波失真、背景噪声急剧增加,加剧了调制器在行为级上的不可预测性. 展开更多
关键词 时钟馈通 Delta—Signal调制器 开关电容 有限直流增益
在线阅读 下载PDF
一种新型的开关电容阵列结构
14
作者 景琦 陈志良 《电子学报》 EI CAS CSCD 北大核心 1998年第11期20-24,共5页
作者针对开关电容阵列(SwitchedCapacitorArray,简称SCA)在高能物理实验中的应用进行了细致的研究提出了一种新型开关电容阵列结构,有效地改善时钟馈漏对存储精度的影响和读出运放的失调对读出精度的影响,并且专门设计了一种能够... 作者针对开关电容阵列(SwitchedCapacitorArray,简称SCA)在高能物理实验中的应用进行了细致的研究提出了一种新型开关电容阵列结构,有效地改善时钟馈漏对存储精度的影响和读出运放的失调对读出精度的影响,并且专门设计了一种能够实现“轨到轨”应用的读出运放在电路设计和模拟的基础上,采用1.2μmN阱双层金属双层多晶CMOS工艺进行了该数模混合电路试验样片的全定制版图设计,并进行了工艺流水测试结果表明,作者所设计的SCA芯片成功地实现了所设想的功能,最高采样率为180MHz,采样率6MHz时的直流增益为0.99,非线性度为0.02% 展开更多
关键词 开关电容阵列 轨到轨 IC 时钟馈漏 数据采集系统
在线阅读 下载PDF
高精度开关电流存储单元的设计
15
作者 牛洪军 王卫东 《微电子学》 CAS CSCD 北大核心 2012年第1期80-83,共4页
基于0.18-μm 1.8VCMOS标准工艺,设计了一个高精度开关电流存储单元。通过设置存储晶体管工作于线性区,并结合虚拟开关等技术,降低了由阈值电压失配和时钟馈通所产生的谐波失真,有效消除了增益误差和漂移误差。利用Spectre仿真器,对版... 基于0.18-μm 1.8VCMOS标准工艺,设计了一个高精度开关电流存储单元。通过设置存储晶体管工作于线性区,并结合虚拟开关等技术,降低了由阈值电压失配和时钟馈通所产生的谐波失真,有效消除了增益误差和漂移误差。利用Spectre仿真器,对版图进行后仿真验证。当输入信号频率为200kHz、幅度为5μA、采样频率为5MHz时,误差仅为0.5%,输入信号幅度低至1μA时,误差依然低于1%。仿真结果表明,电路具有高精度,可作为滤波器、Σ-Δ调制器等系统的基本模块。 展开更多
关键词 开关电流存储单元 时钟馈通误差 谐波失真 线性区
原文传递
基于高频延迟锁相环的高性能电荷泵的设计与研究 被引量:3
16
作者 于建华 李嘉 《中国集成电路》 2018年第6期52-58,共7页
本文设计了一款输出频率400MHz-800MHz的高频延迟锁相环(DLL),同时详细分析了电荷泵(CHP)的工作原理和影响CHP性能的因素,然后提出了一系列解决CHP非理想效应的方法。spectre仿真显示,自补偿结构的CHP上下两路电流的匹配精度可以达到0.7... 本文设计了一款输出频率400MHz-800MHz的高频延迟锁相环(DLL),同时详细分析了电荷泵(CHP)的工作原理和影响CHP性能的因素,然后提出了一系列解决CHP非理想效应的方法。spectre仿真显示,自补偿结构的CHP上下两路电流的匹配精度可以达到0.7%以内;CHP开关切换过程中,在滤波电容上产生的电压毛刺在280uV以内,电荷注入所导致的电压非线性误差(△V)小于14uV。 展开更多
关键词 高频延迟锁相环设计 沟道电荷注入 时钟馈通
在线阅读 下载PDF
一种ADC中采用的开关电容比较器的设计
17
作者 王成 陈恒江 刘明峰 《电子与封装》 2008年第7期20-23,共4页
文章介绍了一款模数转换器中采用高精度开关电容结构的比较器电路的设计。该电路采用3阶放大结构,具有低失调、低功耗、精度高、易于扩展等优点。文中详细介绍了开关电容比较器的基本工作原理,分析了电路误差的产生机理,在此基础上提出... 文章介绍了一款模数转换器中采用高精度开关电容结构的比较器电路的设计。该电路采用3阶放大结构,具有低失调、低功耗、精度高、易于扩展等优点。文中详细介绍了开关电容比较器的基本工作原理,分析了电路误差的产生机理,在此基础上提出了为减小失调和误差、进一步改善电路性能而采取的抑制开关电容比较器电荷注入和时钟馈通效应提高精度的具体措施。电路设计基于中微晶圆0.6μm N-WELL DPDM CMOS工艺,并使用HSPICE软件进行仿真,整个电路通过流片验证,电路参数达到设计指标,满足使用要求。 展开更多
关键词 开关电容比较器 低失调电压 沟道电荷注入 时钟馈通 SAR ADC
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部