蒙哥马利模乘算法改进及硬件实现

1

作者 任仕伟 王华阳 +1 位作者 郝越 薛丞博 《北京理工大学学报》 EI CAS CSCD 北大核心 2024年第3期306-311,共6页

在嵌入式和物联网等领域的加密应用场景中,需要在加密实现的性能和资源消耗之间找到综合效率最佳的平衡点.模乘法器是Rivest-Shamir-Adleman算法(RSA)和椭圆曲线密码(ECC)等公钥密码算法的核心运算模块,其资源占用和运算速度直接影响上... 在嵌入式和物联网等领域的加密应用场景中,需要在加密实现的性能和资源消耗之间找到综合效率最佳的平衡点.模乘法器是Rivest-Shamir-Adleman算法(RSA)和椭圆曲线密码(ECC)等公钥密码算法的核心运算模块,其资源占用和运算速度直接影响上层密码算法的整体性能.本文提出高效低延迟的蒙哥马利模乘算法可以有效降低运算量,减少硬件设计的复杂度,结合使用提出的5-2低延迟加法器进一步降低模乘法器的关键路径长度,从而提高算法的运行效率.在Xilinx-K7系列平台上实现的1024位模乘运算模块系统主频可达278 MHz,同时面积时间积(ATP)比已有同类算法提高了15%以上,综合效率表现最优.结果表明,改进后的蒙哥马利模乘算法硬件资源消耗低,适用于物联网等轻量级密码系统. 展开更多

关键词 加密算法 模乘 蒙哥马利 保留进位加法器

在线阅读 下载PDF 职称材料

32位快速乘法器的设计 被引量：2

2

作者 詹文法 汪国林 +1 位作者 杨羽 张珍 《合肥工业大学学报（自然科学版）》 CAS CSCD 2004年第9期1099-1102,共4页

高性能乘法器是现代微处理器中的重要部件,乘法器完成一次乘法操作的周期基本上决定了微处理器的主频。传统的乘法器的设计,在最终的乘积项求和时,常采用阵列相加或叠代相加的方法,不适用中小规模的微处理器的设计。该文提出的32位乘法... 高性能乘法器是现代微处理器中的重要部件,乘法器完成一次乘法操作的周期基本上决定了微处理器的主频。传统的乘法器的设计,在最终的乘积项求和时,常采用阵列相加或叠代相加的方法,不适用中小规模的微处理器的设计。该文提出的32位乘法器,采用了Booth编码、4-2压缩器、Wallace树算法以及超前进位加法器等多种算法和技术,在节约面积的同时,获得了高速度的性能。 展开更多

关键词 乘法器 BOOTH编码 超前进位加法器 Wallace树算法

在线阅读 下载PDF 职称材料

RSA密码系统有效实现算法 被引量：6

3

作者 王许书 李占才 曲英杰 《小型微型计算机系统》 CSCD 北大核心 2002年第5期577-579,共3页

本文提出了实现 RSA算法的一种快速、适合于硬件实现的方案 ,在该方案中 ,我们使用加法链将求幂运算转化为求平方和乘法运算并大大降低了运算的次数 ,使用 Montgomery算法将模 N乘法转化为模 R(基数 )的算法 ,模 R乘积的转化 。

关键词 密码系统 RSA算法 加法链 MONTGOMERY算法 网络安全 数据加密 计算机网络

在线阅读 下载PDF 职称材料

一种16×16位高速低功耗流水线乘法器的设计 被引量：3

4

作者 吴明森 李华旺 刘海涛 《微电子学与计算机》 CSCD 北大核心 2003年第8期151-153,共3页

提出了一种16×16位的高速低功耗流水线乘法器的设计。乘法器结构采用Booth编码和Wallace树,全加器单元是一种新型的准多米诺逻辑,其性能较普通CMOS逻辑全加器有很大改善。使用0.5μmCMOS工艺模型,HSPICE模拟结果表明,在频率为150MH... 提出了一种16×16位的高速低功耗流水线乘法器的设计。乘法器结构采用Booth编码和Wallace树,全加器单元是一种新型的准多米诺逻辑,其性能较普通CMOS逻辑全加器有很大改善。使用0.5μmCMOS工艺模型,HSPICE模拟结果表明,在频率为150MHz条件下,电源电压3.0V,其平均功耗为11.74mW,延迟为6.5ns。 展开更多

关键词 16×16位高速低功耗流水线乘法器 设计 BOOTH编码 算术逻辑单元 乘法器

在线阅读 下载PDF 职称材料

FIR数字滤波器的优化设计 被引量：6

5

作者 胡锦 彭成 孙晓宁 《宇航计测技术》 CSCD 2006年第6期48-51,55,共5页

针对常系数FIR数字滤波器,采用CSD编码和简化加法器图技术来减少FIR实现过程中乘累运算的加减次数,从而降低了其对硬件资源的消耗;在结构上采用分布式算法和流水线技术进行优化,显著的提高了FIR数字滤波器的工作速度。通过实例对每一种... 针对常系数FIR数字滤波器,采用CSD编码和简化加法器图技术来减少FIR实现过程中乘累运算的加减次数,从而降低了其对硬件资源的消耗;在结构上采用分布式算法和流水线技术进行优化,显著的提高了FIR数字滤波器的工作速度。通过实例对每一种改进方法进行了对比验证,说明达到了节省芯片资源或提高实现频率的目的。 展开更多

关键词 数字滤波器脉冲响应 正则有符号数字量编码 加法器图 分布式算法 优化设计

在线阅读 下载PDF 职称材料

基于RAG-n算法的低成本FIR滤波器实现 被引量：2

6

作者 徐红 叶丰 黄朝耿 《电子技术应用》 北大核心 2016年第5期32-35,共4页

基于FIR数字滤波器多常数乘法的图表示法,利用MATLAB对RAG-n算法进行了实现。通过仿真该算法在大多数情况下都可以高效地解决加法器优化问题,有效降低了FIR滤波器常系数乘法的复杂度。在FPGA上用Verilog HDL语言对优化实例进行了实现,... 基于FIR数字滤波器多常数乘法的图表示法,利用MATLAB对RAG-n算法进行了实现。通过仿真该算法在大多数情况下都可以高效地解决加法器优化问题,有效降低了FIR滤波器常系数乘法的复杂度。在FPGA上用Verilog HDL语言对优化实例进行了实现,其综合结果表明,该方法可以有效减少逻辑单元的消耗,适用于低成本数字系统设计。 展开更多

关键词 FIR数字滤波器 乘法器的图表示法 RAG-n算法 FPGA

在线阅读 下载PDF 职称材料

一种高效结构的多输入浮点加法器在FPGA上的实现 被引量：5

7

作者 杜勇 陈健 +1 位作者 朱亮 韩方景 《计算机工程与科学》 CSCD 2006年第1期110-111,118,共3页

传统的多输入浮点加法运算是通过级联二输入浮点加法器来实现的,这种结构不可避免地使运算时延和所需逻辑资源成倍增加,从而越来越难以满足需要进行高速数字信号处理的需求。本文提出了一种适合在FPGA上实现的浮点数据格式和可以在四级... 传统的多输入浮点加法运算是通过级联二输入浮点加法器来实现的,这种结构不可避免地使运算时延和所需逻辑资源成倍增加,从而越来越难以满足需要进行高速数字信号处理的需求。本文提出了一种适合在FPGA上实现的浮点数据格式和可以在四级流水线内完成的一种高效多输入浮点加法器结构,并给出了在Xilinx公司Virtex系列芯片上的测试数据。 展开更多

关键词 浮点加法器 多输入 FPGA 高效算法

在线阅读 下载PDF 职称材料

位流运算研究及应用 被引量：1

8

作者 唐圣学 何怡刚 +4 位作者 郭杰荣 李宏民 黄姣英 刘美容 刘慧 《中国电机工程学报》 EI CSCD 北大核心 2007年第27期67-71,共5页

提出了运用数字电路技术直接处理一位Σ-△编码位流信号的新方法。首先,提出了处理位流编码的2个基本模块:位流加法器和乘法器;然后,利用基本模块可以方便组成积分器、滤波器等电路。研究了位流加法器和乘法器的基本原理,提出了可实现... 提出了运用数字电路技术直接处理一位Σ-△编码位流信号的新方法。首先,提出了处理位流编码的2个基本模块:位流加法器和乘法器;然后,利用基本模块可以方便组成积分器、滤波器等电路。研究了位流加法器和乘法器的基本原理,提出了可实现电路。采用位流信号直接处理器,可以避免在位流信号和多位信号之间的转换;其次,可以有效地节约信号的物理布线;最后,位流处理器具有比Nyquist采样率处理器更少的硬件电路资源。直流电机PI控制仿真实验表明:该电路可行、具有很高的效率。 展开更多

关键词 ∑-△调制 位流运算 位流加法器 直流电机

在线阅读 下载PDF 职称材料

一种新型的基于Montgomery的模幂器结构 被引量：2

9

作者 张远洋 李峥 +1 位作者 杨磊 张少武 《计算机工程》 CAS CSCD 北大核心 2007年第16期211-213,共3页

大数模乘是许多公钥密码体制的核心运算,也是运算效率提高的瓶颈。基于Montgomery模乘算法,该文提出了一种改进的快速模乘及其模幂算法,由于采用了新的booth编码,算法的循环次数减少近一半,因此性能提高近一倍。模幂器采用新型的保留进... 大数模乘是许多公钥密码体制的核心运算,也是运算效率提高的瓶颈。基于Montgomery模乘算法,该文提出了一种改进的快速模乘及其模幂算法,由于采用了新的booth编码,算法的循环次数减少近一半,因此性能提高近一倍。模幂器采用新型的保留进位加法器(CSA)树,此结构无须对每次模乘的结果求和。实验表明,在97MHz时钟频率下,1 024-bit模幂器的波特率为184Kb/s,适合于设计高速的公钥密码协处理器。 展开更多

关键词 Montgomery模乘算法 保留进位加法器 RSA

在线阅读 下载PDF 职称材料

基于跳跃式Wallace树的低功耗32位乘法器 被引量：8

10

作者 李伟 戴紫彬 陈韬 《计算机工程》 CAS CSCD 北大核心 2008年第17期229-231,共3页

为了提高乘法器的综合性能,从3个方面对乘法器进行了优化设计。采用改进的Booth算法生成各个部分积,利用跳跃式Wallace树结构进行部分积压缩,通过改进的LING加法器对压缩结果进行求和。在FPGA上进行验证与测试,并在0.18μm SMIC工艺下... 为了提高乘法器的综合性能,从3个方面对乘法器进行了优化设计。采用改进的Booth算法生成各个部分积,利用跳跃式Wallace树结构进行部分积压缩,通过改进的LING加法器对压缩结果进行求和。在FPGA上进行验证与测试,并在0.18μm SMIC工艺下进行逻辑综合及布局布线。结果表明,与采用传统Wallace树结构的乘法器相比,该乘法器的延时减少了29%,面积减少了17%,功耗降低了38%,能够满足高性能的处理要求。 展开更多

关键词 BOOTH算法 跳跃式Wallace树 乘法器 LING加法器

在线阅读 下载PDF 职称材料

基于演化算法的全加器优化设计 被引量：2

11

作者 颜雪松 方攀 +1 位作者 梁庆中 胡成玉 《计算机与数字工程》 2009年第8期164-168,共5页

演化硬件研究工作中的一个重要研究内容就是电路优化设计,电路优化设计有望实现复杂电路的自动设计并获得新颖、优化的设计结果,因而成为国际性的研究热点。将演化算法引入全加器电路的优化设计中,引入了新的个体评估机制并提出了适用... 演化硬件研究工作中的一个重要研究内容就是电路优化设计,电路优化设计有望实现复杂电路的自动设计并获得新颖、优化的设计结果,因而成为国际性的研究热点。将演化算法引入全加器电路的优化设计中,引入了新的个体评估机制并提出了适用于全加器演化的演化算法。通过仿真实验验证了算法的有效性。 展开更多

关键词 电路优化设计 演化算法 全加器

在线阅读 下载PDF 职称材料

基于RSA算法的一种新的加密核设计 被引量：12

12

作者 施向东 董平 《微计算机信息》 北大核心 2005年第12X期39-41,共3页

本文着重分析了RSA算法的核心-模幂运算,提出了有利于硬件实现的改进算法,并利用中国剩余定理加快了RSA的解密及数字签名的运算速度。在此基础上,最终提出并设计了一种结构简单,运算速度较快的加密核。通过VerilogHDL模型的仿真验证了... 本文着重分析了RSA算法的核心-模幂运算,提出了有利于硬件实现的改进算法,并利用中国剩余定理加快了RSA的解密及数字签名的运算速度。在此基础上,最终提出并设计了一种结构简单,运算速度较快的加密核。通过VerilogHDL模型的仿真验证了此加密核设计的正确性及可行性。 展开更多

关键词 RSA算法 MONTGOMERY算法 中国剩余定理 加法器

在线阅读 下载PDF 职称材料

多输入浮点加法器算法研究 被引量：1

13

作者 杜勇 韩方剑 +1 位作者 韩方景 张长隆 《计算机工程与科学》 CSCD 2006年第10期87-88,97,共3页

本文介绍了浮点加法器(FPA)的基本运算步骤,归纳阐述了传统的多输入浮点加法器算法,提出了一种改进的并行多输入浮点加法器算法。采用这种改进的算法可以有效地提高运算速度并减少逻辑资源。

关键词 浮点加法器 多输入 高速算法

在线阅读 下载PDF 职称材料

32位嵌入式定/浮点乘法器设计 被引量：5

14

作者 邹刚 邵志标 +1 位作者 赵宁 许琪 《微电子学与计算机》 CSCD 北大核心 2004年第8期137-140,共4页

文章提出一种RISCMCU中的32位嵌入式定/浮点乘法器的设计,用于完成32位定/浮点乘除法。利用一种新的改进型三阶Booth算法,并采取Wallace树结构及CSA加法器,与基于二阶Booth算法的设计相比,该乘法器运算速度提高了1/3以上。

关键词 乘法器 BOOTH算法 乘法阵列 CSA加法器

在线阅读 下载PDF 职称材料

适用于WSN节点芯片的SHA-1硬件实现 被引量：1

15

作者 霍文捷 刘政林 +1 位作者 韩煜 邹雪城 《华中科技大学学报（自然科学版）》 EI CAS CSCD 北大核心 2009年第7期46-49,共4页

针对无线传感器网络节点芯片的小面积、低功耗要求,基于SHA-1算法提出了一种具有全折叠结构的硬件实现方法.通过折叠数据通路的方式,降低了面积开销;同时还通过采用进位跳跃加法器(CSKA)优化关键路径的方式,提高了电路的整体工作性能.在... 针对无线传感器网络节点芯片的小面积、低功耗要求,基于SHA-1算法提出了一种具有全折叠结构的硬件实现方法.通过折叠数据通路的方式,降低了面积开销;同时还通过采用进位跳跃加法器(CSKA)优化关键路径的方式,提高了电路的整体工作性能.在SMIC 0.35μm CMOS工艺条件下,设计的SHA-1模块其实现面积比目前已知最小的SHA-1实现方法减小了20.22%,功耗降低了15.96%,而电路的工作频率则提高了33.74%.分析结果表明,该硬件模块完全适用于无线传感器网络节点芯片的应用环境. 展开更多

关键词 无线传感器网络 节点芯片 安全散列算法 进位跳跃加法器 折叠结构 低成本

原文传递

高速浮点乘法器设计 被引量：7

16

作者 吴金 应征 《电路与系统学报》 CSCD 北大核心 2005年第6期6-11,共6页

设计了一种符合IEEE-754标准的32bits高速CMOS浮点乘法器。该乘法器采用MBA算法和基于4:2compressor的树型结构完成CarrySave形式的部分积压缩,再由高速CarrySelect加法器求得乘积。电路设计采用了新型的高速加法运算单元。乘法器采用0... 设计了一种符合IEEE-754标准的32bits高速CMOS浮点乘法器。该乘法器采用MBA算法和基于4:2compressor的树型结构完成CarrySave形式的部分积压缩,再由高速CarrySelect加法器求得乘积。电路设计采用了新型的高速加法运算单元。乘法器采用0.35μm制程,内含19,197个晶体管。3.3V工作电压下(室温),乘法器延迟时间为3.807ns,功耗为107mW@100MHz。 展开更多

关键词 乘法器 Modified BOOTH algorithm 4:2 COMPRESSOR ROUND full adder

在线阅读 下载PDF 职称材料

高速乘法器的性能比较 被引量：3

17

作者 应征 吴金 +1 位作者 常昌远 魏同立 《电子器件》 CAS 2003年第1期42-45,共4页

对基于阵列乘法器、修正布斯算法 (MBA)乘法器、华莱士 (WT)乘法器和MBA -WT混合乘法器的四种架构的32位乘法器性能进行了比较 ,在选择乘法器时 ,应根据实际应用 ,从面积、速度。

关键词 乘法器 修正布斯算法 华莱士树 保存进位加法器 4∶2压缩器

在线阅读 下载PDF 职称材料

一种改进的基于Kogge-Stone结构的并行前缀加法器 被引量：3

18

作者 赵翠华 娄冕 +1 位作者 张洵颖 沈绪榜 《微电子学与计算机》 CSCD 北大核心 2011年第2期47-50,共4页

基于并行前缀算法的Kogge-Stone结构,通过改进其结构层次上的逻辑电路,提出一种改进的并行前缀加法器.与传统电路相比,该加法器不仅可以减小面积、功耗和延时,而且随着位宽的加大其优势更加明显,是适用于宽位的并行前缀加法器.

关键词 并行前缀算法 Kogge-Stone结构 并行前缀加法器

在线阅读 下载PDF 职称材料

32位快速乘法器设计 被引量：3

19

作者 胡皓 赵文亮 罗熙 《电子测量技术》 2006年第5期190-192,共3页

本文介绍了一种通过符号位扩展,可以分别完成32位有符号/无符号二进制数乘法的高性能乘法器设计。该乘法器采用高基Booth算法,简化部分积的符号扩展,通过采用较之常规Wallace树具有更规则和更简洁的连接复杂度的阵列结构以及一种新型超... 本文介绍了一种通过符号位扩展,可以分别完成32位有符号/无符号二进制数乘法的高性能乘法器设计。该乘法器采用高基Booth算法,简化部分积的符号扩展,通过采用较之常规Wallace树具有更规则和更简洁的连接复杂度的阵列结构以及一种新型超前进位加法器来进一步提高乘法器的运算速度。整个设计采用4级流水线结构,在FPGA上进行了验证,并成功地应用于时/频联合均衡器工作中。 展开更多

关键词 乘法器 高基Booth算法 新型超前进位加法器

在线阅读 下载PDF 职称材料

基于32位浮点正余弦函数的CORDIC算法的优化 被引量：1

20

作者 单悦尔 王月玲 +3 位作者 石乔林 杨声英 鲍宜鹏 于宗光 《微电子学》 CAS CSCD 北大核心 2014年第6期833-836,841,共5页

通过对正余弦函数实现算法的研究,在传统CORDIC算法的基础上,提出了一种分层次超前进位加法器,并以此为基本单元迭代完成了正余弦函数计算算法的设计。该算法采用TSMC 65nm gpg工艺,在Synopsys/syn10.03环境中综合实现,通过NC-SIM仿真... 通过对正余弦函数实现算法的研究,在传统CORDIC算法的基础上,提出了一种分层次超前进位加法器,并以此为基本单元迭代完成了正余弦函数计算算法的设计。该算法采用TSMC 65nm gpg工艺,在Synopsys/syn10.03环境中综合实现,通过NC-SIM仿真和流片验证,加法器运算时间由1.8ns减少到0.42ns,整个系统运算吞吐量也相应提高了3倍。 展开更多

关键词 CORDIC算法 分层次超前进位加法 正余弦函数

原文传递