基于IP(intellectual property)核的系统级芯片的测试已成为SoC(system on chip)发展中的瓶颈,提出了一种采用BBO(biogeography based optimization)算法的Wrapper扫描链设计方法,使得Wrapper扫描链均衡化,从而达到IP核测试时间最小化...基于IP(intellectual property)核的系统级芯片的测试已成为SoC(system on chip)发展中的瓶颈,提出了一种采用BBO(biogeography based optimization)算法的Wrapper扫描链设计方法,使得Wrapper扫描链均衡化,从而达到IP核测试时间最小化的目的。本算法基于群体智能,通过实施迁徙操作和变异操作,实现Wrapper扫描链均衡化设计。本文以ITC'02 Test bench-marks中的典型IP核为实验对象,实验结果表明本算法相比BFD(best fit decrease)等算法,能够进一步缩短Wrapper扫描链,从而缩短IP核测试时间。展开更多
测试问题已成为SoC发展过程中的瓶颈,提出一种新的Wrapper扫描链平衡算法以期缩短IP核测试时间。算法首先计算Wrapper扫描链长度平均值,再结合特定的余量值,计算得到一个取值区间,记该区间为平均值余量;然后将IP核的内部扫描链按其长度...测试问题已成为SoC发展过程中的瓶颈,提出一种新的Wrapper扫描链平衡算法以期缩短IP核测试时间。算法首先计算Wrapper扫描链长度平均值,再结合特定的余量值,计算得到一个取值区间,记该区间为平均值余量;然后将IP核的内部扫描链按其长度降序排列,每次均将最长的内部扫描链添加到某条Wrapper扫描链上,直到该Wrapper扫描链长度在平均值余量所指定的区间内为止。以ITC'02 SoC Test Benchmarks内的所有测试集为对象完成的实验证明本算法能极其有效的通过扫描链平衡设计缩短IP核测试时间。展开更多
提出用于均衡Wrapper扫描链的交换优化算法以及用于测试调度的局部最优算法,这两种算法依据测试总线空闲率(IBPTB)指标,可从IP层和系统顶层对系统芯片(SOC)测试时间实现联合优化,进而使SOC的测试时间大大降低.为了验证两种算法及其联合...提出用于均衡Wrapper扫描链的交换优化算法以及用于测试调度的局部最优算法,这两种算法依据测试总线空闲率(IBPTB)指标,可从IP层和系统顶层对系统芯片(SOC)测试时间实现联合优化,进而使SOC的测试时间大大降低.为了验证两种算法及其联合优化性能的有效性和可靠性,对基于ITC’02国际SOC基准电路进行了相关的验证试验.针对p93791基准电路中core6 IP核,交换优化算法能得到比经典BFD(best fit decreasing)算法更均衡的Wrapper扫描链,在最佳情况下最长Wrapper扫描链长度减少2.6%;针对d695基准电路,局部最优算法根据IP核的IBPTB指标,可使相应SOC的测试时间在最优时比经典整数线性规划(ILP)算法减少12.7%.展开更多
序贯三支决策是近年来发展起来的一种新兴粒计算模型,由于其在处理代价敏感问题上的明显优势,已被广泛的应用于诸多领域.为了降低传统静态分类器的分类成本,本文将序贯三支决策的思想引入分类过程中,利用"三分而治"的动态分...序贯三支决策是近年来发展起来的一种新兴粒计算模型,由于其在处理代价敏感问题上的明显优势,已被广泛的应用于诸多领域.为了降低传统静态分类器的分类成本,本文将序贯三支决策的思想引入分类过程中,利用"三分而治"的动态分类策略和多粒度的静态分类器对样本进行差异化处理,进一步考虑粒化过程中虑冗余属性和属性添加顺序对分类结果的影响,通过引入Wrapper特征选择框架对属性进行选择和排序,提出了Wrapper特征选择下的序贯三支分类方法(Wrapper with Sequential three-way classifier,WS3WC).最后,以两种经典分类器逻辑回归(LOG)和支持向量机(SVM)为例,对WS3WC进行实验验证.实验结果表明,WS3WC不但保持了良好的分类质量,而且能够大幅降低分类成本.展开更多
文摘基于IP(intellectual property)核的系统级芯片的测试已成为SoC(system on chip)发展中的瓶颈,提出了一种采用BBO(biogeography based optimization)算法的Wrapper扫描链设计方法,使得Wrapper扫描链均衡化,从而达到IP核测试时间最小化的目的。本算法基于群体智能,通过实施迁徙操作和变异操作,实现Wrapper扫描链均衡化设计。本文以ITC'02 Test bench-marks中的典型IP核为实验对象,实验结果表明本算法相比BFD(best fit decrease)等算法,能够进一步缩短Wrapper扫描链,从而缩短IP核测试时间。
文摘测试问题已成为SoC发展过程中的瓶颈,提出一种新的Wrapper扫描链平衡算法以期缩短IP核测试时间。算法首先计算Wrapper扫描链长度平均值,再结合特定的余量值,计算得到一个取值区间,记该区间为平均值余量;然后将IP核的内部扫描链按其长度降序排列,每次均将最长的内部扫描链添加到某条Wrapper扫描链上,直到该Wrapper扫描链长度在平均值余量所指定的区间内为止。以ITC'02 SoC Test Benchmarks内的所有测试集为对象完成的实验证明本算法能极其有效的通过扫描链平衡设计缩短IP核测试时间。
文摘提出用于均衡Wrapper扫描链的交换优化算法以及用于测试调度的局部最优算法,这两种算法依据测试总线空闲率(IBPTB)指标,可从IP层和系统顶层对系统芯片(SOC)测试时间实现联合优化,进而使SOC的测试时间大大降低.为了验证两种算法及其联合优化性能的有效性和可靠性,对基于ITC’02国际SOC基准电路进行了相关的验证试验.针对p93791基准电路中core6 IP核,交换优化算法能得到比经典BFD(best fit decreasing)算法更均衡的Wrapper扫描链,在最佳情况下最长Wrapper扫描链长度减少2.6%;针对d695基准电路,局部最优算法根据IP核的IBPTB指标,可使相应SOC的测试时间在最优时比经典整数线性规划(ILP)算法减少12.7%.
文摘序贯三支决策是近年来发展起来的一种新兴粒计算模型,由于其在处理代价敏感问题上的明显优势,已被广泛的应用于诸多领域.为了降低传统静态分类器的分类成本,本文将序贯三支决策的思想引入分类过程中,利用"三分而治"的动态分类策略和多粒度的静态分类器对样本进行差异化处理,进一步考虑粒化过程中虑冗余属性和属性添加顺序对分类结果的影响,通过引入Wrapper特征选择框架对属性进行选择和排序,提出了Wrapper特征选择下的序贯三支分类方法(Wrapper with Sequential three-way classifier,WS3WC).最后,以两种经典分类器逻辑回归(LOG)和支持向量机(SVM)为例,对WS3WC进行实验验证.实验结果表明,WS3WC不但保持了良好的分类质量,而且能够大幅降低分类成本.
